AS Arquitetura de Computadores

Prévia do material em texto

20/03/2023, 19:45 EPS
https://simulado.estacio.br/provas_emcasa_linear.asp# 1/5
LUCAS RODRIGUES DE SOUZA
Avaliação AV
202303312342       POLO ITAIM PAULISTA - SÃO PAULO - SP
 avalie seus conhecimentos
1 ponto
A memória é organizada como um conjunto de N partes iguais, com cada parte possuindo um conteúdo �xo
de M bits.
A denominação especí�ca para cada parte é:
 (Ref.: 202308593961)
1 ponto
O tipo de transmissão na qual o periférico é conectado ao dispositivo controlador ou interface de E/S por várias
linhas de transmissão de dados, de modo que a transferência de dados é realizada um bit em cada linha, com todos
os bits alinhados dentro do mesmo intervalo de tempo de transmissão é denominado:
 (Ref.: 202309452266)
ALERTA DE CONEXÃO
Foi identi�cada uma queda de conexão, da sua estação de trabalho, comprometendo a realização desta
avaliação online.
Por favor, feche o navegador SEM FINALIZAR A PROVA e entre novamente.
Disc.: DGT0281 - ARQUITETURA DE COM Período: 2023.1 EAD (GT)
Aluno: LUCAS RODRIGUES DE SOUZA Matr.: 202303312342
Prof.: GABRIEL RECH BAU  Turma: 9003
Lupa VERIFICAR E ENCAMINHAR
Prezado(a) Aluno(a),
Responda a todas as questões com atenção. Somente clique no botão FINALIZAR PROVA ao ter certeza de que respondeu a
todas as questões e que não precisará mais alterá-las. 
A prova será SEM consulta. O aluno poderá fazer uso, durante a prova, de uma folha em branco, para rascunho. Nesta folha
não será permitido qualquer tipo de anotação prévia, cabendo ao aplicador, nestes casos, recolher a folha de rascunho do
aluno.
Valor da prova: 10 pontos.
  
1.
Endereço
Capacidade
Partição
Célula
Largura
  
2.
javascript:voltar();
javascript:diminui();
javascript:aumenta();
20/03/2023, 19:45 EPS
https://simulado.estacio.br/provas_emcasa_linear.asp# 2/5
1 ponto
Suponha que, para efeitos de aprendizagem em arquitetura de computadores (ignorando vários detalhes
de implementação), você decidiu criar uma representação de conjunto de instruções hipotético muito
simples e limitado para operações aritméticas de inteiros positivos com dois operandos, de um processador
de 4 bits, cuja palavra de dados é de 4 bits.
 
É gasto 1 ciclo de instrução para cada palavra, e a quantidade de ciclos para execução de uma determinada
instrução (operadores e operandos) é igual à quantidade de palavras dessa instrução.
 
O conjunto de instruções está representado a seguir:
Qual é o resultado em binário da operação 1101 1001 0100?
 (Ref.: 202308356838)
1 ponto
Suponha que, para efeitos de aprendizagem em arquitetura de computadores (ignorando vários detalhes
de implementação), você decidiu criar uma representação de conjunto de instruções hipotético muito
simples e limitado para operações aritméticas de inteiros positivos com dois operandos, de um processador
de 4 bits, cuja palavra de dados é de 4 bits.
Pulsar.
Serial.
Purga.
Direta.
Paralela.
  
0011
0001
0100
0010
0101
  
javascript:check();regrava('3','H7CIU5P7R5013262','5013262','2','1');
javascript:check();regrava('4','C8AFU0F245007263','5007263','2','1');
20/03/2023, 19:45 EPS
https://simulado.estacio.br/provas_emcasa_linear.asp# 3/5
 
É gasto 1 ciclo de instrução para cada palavra, e a quantidade de ciclos para execução de uma determinada
instrução (operadores e operandos) é igual à quantidade de palavras dessa instrução.
 
O conjunto de instruções está representado a seguir:
Sabendo que uma noti�cação de erro é emitida quando uma operação enviada ao processador não for
possível de ser realizada, qual das seguintes operações resultará no código 1111?
 (Ref.: 202308350839)
1 ponto
Assinale a alternativa que apresenta a sequência correta da saída (S) da Tabela Verdade para o circuito lógico,
conforme a seguinte entrada de dados:
1110 0110 0101
1110 1001 1000
0011 0100 0101
1100 0011 0011
1010 0111 0111
  
javascript:check();regrava('5','A73WOKOGJ5277722','5277722','2','1');
20/03/2023, 19:45 EPS
https://simulado.estacio.br/provas_emcasa_linear.asp# 4/5
 (Ref.: 202308621298)
1 ponto
João foi à lanchonete e solicitou ao balconista um hamburguer (X) ou uma batata frita (Y) e um refrigerante (Z).
Qual expressão simboliza este pedido?
 (Ref.: 202308629980)
1 ponto
Um projetista está interessado em criar um processador de arquitetura híbrida, buscando combinar as
melhores características das arquiteturas CISC e RISC.
Quais das seguintes características podem ser por ele empregadas?
 (Ref.: 202308568643)
1 ponto
A colocação de memória cache no projeto de um computador é um artifício para melhorar sua performance.
Quanto a essa memória, podemos a�rmar que:
01110111
11100111
10001000
10101010
11111100
  
(X + Y) . Z
X . Y . Z
X + Y + Z
X + (Y . Z)
X . Y + Z
  
Variadas instruções e pipeline e�ciente para as instruções mais comuns.
Poucas instruções e poucos registradores.
Muitas instruções e muitos registradores.
Endereçamento múltiplo e poucos registradores de uso geral.
Muitos registradores e pipeline e�ciente para as instruções comuns.
  
javascript:check();regrava('6','J2LAV4L3E5286404','5286404','2','1');
javascript:check();regrava('7','RJSPMP6375225067','5225067','2','1');
javascript:check();regrava('8','OTTV9DMIL6108638','6108638','2','1');
20/03/2023, 19:45 EPS
https://simulado.estacio.br/provas_emcasa_linear.asp# 5/5
 (Ref.: 202309452214)
1 ponto
Com o crescimento da internet, foi necessário criar um sistema de endereçamento para que se enviassem os
datagramas ao destino correto. Originalmente, era chamado apenas de endereço IP, mas, hoje, chama-se Ipv4.
Assinale a opção que representa um endereço IP válido:
 (Ref.: 202309452590)
1 ponto
A tecnologia que permite processamento paralelo em nível instruções, isto é, que possui vários pipelines em um
mesmo processador para processamento de mais de uma instrução simultaneamente é a:
 (Ref.: 202308621330)
Fica presente em um cartão USB e permite guardar em segurança os arquivos.
Fica presente na Memória RAM e melhora a performance, porque consegue transferir dados mais rápidos
para o processador.
Fica presente no disco rígido e melhora a velocidade de leitura do disco.
Fica presente na placa-mãe e tem menor latência de transmissão.
Fica presente no processador e aumenta a e�ciência por ser mais rápida que a memória principal.
  
925
8.8.44
312.0.255.100
8.8.4.4
200.100.30.25.42
  
Superpipeline
Clusters
NUMA
SMP
Superescalar
VERIFICAR E ENCAMINHAR
   Não respondida     Não gravada     Gravada
javascript:check();regrava('9','ATDOJLPX66109014','6109014','2','1');
javascript:check();regrava('10','EICM5HU5R5277754','5277754','2','1');