1 Avaliação Individual 2021-2

Prévia do material em texto

Ir para o conteúdo principal
AVA @ UFRJ
Arquitetura de Computadores I
Iniciado em terça, 21 dez 2021, 10:00
Estado Finalizada
Concluída em terça, 21 dez 2021, 12:00
Tempo empregado 2 horas
Avaliar 3,98 de um máximo de 10,00(40%)
Informação
Marcar questão
Texto informativo
Esse questionário tem um total de treze questões, algumas dissertativas e outras objetivas, 
com pontuação variável, devendo ser respondido por cada aluno individualmente. 
O questionário NÃO PERMITE QUE SE VOLTE A QUESTÕES ANTERIORES.
Leia as questões com atenção e boa sorte. 
Questão 1
Completo
Atingiu 0,00 de 1,50
Marcar questão
Texto da questão
Descreva em detalhes a proposta de Von Neumann para a memória na arquitetura do EDVAC. Inclua
informações sobre a forma de representação utilizada; tamanho de cada palavra; componentes propostos para
a sua construção; capacidade e tempo de acesso estimados. 
Texto de resposta
Segundo a proposta de Von Neumann, o EDVAC foi um computador que usava representação de número
binário, podia armazenar 10 números binários, com adição automática, subtração, multiplicação, divisão
programada e verificação automática com uma memória serial ultrassônica com capacidade para 1.024
palavras de 44 bits. Seu tempo médio de adição era de 864 microssegundos e seu tempo médio de
multiplicação foi de 2.900 microssegundos. Possuia um leitor de fita magnética uma unidade de controle
com um ociloscópio, uma unidade despachante para receber instruções de controle e da memória e direcioná-
las para outra outra unidades.
https://ambientevirtual.nce.ufrj.br/mod/quiz/review.php?attempt=814418&cmid=378319#maincontent
Comentários
Comentário:
As duas principais opções tecnológicas consideradas para a construção da memória do EDVAC, reportadas
no artigo "The First Draft Report on the EDVAC", são: "cyclical or delay memory", de acesso serial, usando
E-elements, que eram compostos por válvulas (vacuum tubes) ou então utilizar o icnoscópio. A forma de
representação é binária, cada bit recebendo o nome de "unidade", sendo que são necessárias 32 unidades para
armazenar um número padrão no computador EDVAC. O tamanho total em unidades previsto para a
memória do computador EDVAC é de 250.000 unidades. O tamanho da palavra era de 32 bits, que recebeu o
nome de "minor cycle", sendo o tamanho total da memória de 2048 ou 8196 "minor cycles". 
Questão 2
Completo
Atingiu 1,40 de 1,50
Marcar questão
Texto da questão
Apresente para cada geração de computadores, três tecnologias associadas e dois exemplos de arquitetura de
computadores, sendo uma delas nacional, se houver. 
Texto de resposta
A 1ª geração foi marcada por computadores contruídos a base de válvulas à vácuo, utilizavam linguagem de
máquina como linguagem de programação e memórias baseadas em linhas de mercúrio. Alguns exemplos
dessa geração são o ENIAC e o EDVAC.
Já 2ª geração foi caracterizada pelo uso de transístores em substituição as válvulas, linguagens de
programações mais evoluidas como as linguagens de alto nível, também foram utilizadas as memórias de
Ferrite. Alguns exemplos dessa geração são o computador IBM/360 e a série 7000 da IBM.
Na 3ª o elemento mais significativo foi o circuito integrado, também são utilizadas memórias de
semicondutores e discos magnéticos. Alguns computadores são o PDP-11 e o IBM-370.
Na 4ª geração, tínhamos o microprocessador, o disquete e rededes locais. Alguns de seus exemplos são o
Cray I e o Apple-I.
A 5ª foi caracterizada pelo uso de processadores RISC, lançamento dos processadores Cisc de 32 bits e início
da utilização de processamento paralelo. Alguns de seus computadores são INTEL IPSC-1 e o COBRA 210.
E a 6ª geração foi marcada po microprocessadores RISC de 32 bits, com processamento de de ponto
flutuante integrado, surgimento também de microprocessadores de 64 bits e uso de arquiteturas de
processamento em paralelo. Seus exemplos de computadores foram o EARTH SIMULATOR e o SPADE II.
Comentários
Comentário:
A classificação de algumas arquiteturas nacionais está errada. 
Questão 3
Não respondido
Vale 0,50 ponto(s).
Marcar questão
Texto da questão
Sabendo que um processador gasta 500 ms para executar um total de 25.000.000 de instruções e que a
frequência do seu relógio é de 160 MHz, responda: 
1. Qual o período do ciclo de relógio?
2. Qual o IPC e o CPI médios obtidos?
Não esqueça de apresentar a memória de cálculo. 
Texto de resposta
Questão 4
Completo
Atingiu 0,50 de 0,50
Marcar questão
Texto da questão
Quais os principais fatores limitantes da frequência máxima de operação de um processador? Detalhe. 
Texto de resposta
Comentários
Comentário:
Questão 5
Completo
Atingiu 0,00 de 1,00
Marcar questão
Texto da questão
a) Descreva cada componente da equação que define o tempo de execução de um programa. 
b) Qual a diferença de estratégia entre as arquiteturas RISC e CISC para diminuir o tempo de execução de
um programa?
c) Qual o impacto dessas estratégias no projeto das suas unidades de controle? 
Texto de resposta
a) S = T(1)/T(N)
Sendo S o speedup, T(1) o tempo gasto de 1 processador para realizar tarefas e T(N) o tempo gasto para N
processadores.
O processador é sincronizado pelo relógio e pode operar em 
frequência diferente dos outros componentes do computador. Ele 
serve para cadenciar as diversas fases de execução das 
instruções, quanto maior a frequência, mais rápido as 
instruções e execução dos programas. O atraso de seus 
componentes básicos, como portas lógicas e flip-flops, e sua 
poteência máxima que consegue ser dissipada pelo seu 
encapsulamento, limitam a frequência máxima de relógio do 
processador.
b) A arquitetura RISC possui instruções simples executadas em um tempo de relógio e com formatos fixos,
já a arquitura CISC possui instruções completas que exigem vários ciclos do relógio para serem executadas e
instruções com formatos variáveis.
c) Existem aplicações muito específicas para essas arquiteturas e por isso a tendência é que elas continuem
coexistindo no mercado. Há uma tendência de fusão desses dois processadores, o que permite que as
instruções mais complexas sejam direcionadas para RISC e as mais simples e rápidas para a CISC.
Comentários
Comentário:
A) Tp = Ci * Tc * Ni, onde:
Tp = Tempo de execução do programa
Ci = Ciclos gastos em média por instrução
Tc = Tempo de duração de um ciclo
Ni = Número de instruções do programa
B) A arquitetura CISC tem como estratégia a redução do número de instruções com que o programa é
traduzido da linguagem de alto nível para a linguagem de máquina. Para isso se utilizam de um conjunto de
instruções que podem executar várias operações complexas de uma só vez. Já a arquitetura RISC usa como
estratégia a redução do tempo de execução dos programas através da diminuição do número de ciclos gastos
para executar cada instrução e também no tempo de execução de cada uma. Para isso, as instruções foram
simplificadas ao máximo, onde cada uma realizava o menor número de operações e com a menor quantidade
de operandos possível.
C) Como consequência, a estratégia CISC resultava em uma hardware mais complexo e sua unidade de
controle precisava ser microprogramada. Já o RISC tem um hardware mais simples e a unidade de controle é
hardwired.
Questão 6
Correto
Atingiu 0,50 de 0,50
Marcar questão
Texto da questão
Assinale as alternativas corretas em relação aos processadores RISC e CISC. 
Nas arquiteturas CISC cada fase do processamento da instrução pode ter duração variável em função da
complexidade. 
As arquiteturas RISC possuem instruções mais simples demandando um número fixo de ciclos de máquina
para sua execução. 
As arquiteturas RISC possuem instruções com formato variável e diversos modos de endereçamento dos
operandos. 
Nas arquiteturas CISC cada fase de processamento da instrução tem a duração fixa igual a um ciclo de
máquina. 
Nas arquitetura RISC apenas as instruções de load e store referenciam operandos na memória principal. 
Feedback
Sua resposta está correta.
CISC:Instruções complexas demandando um número grande e variável de ciclos de máquina para sua execução; 
Uso de diversos modos de endereçamento de operandos; 
Instruções com formato muito variável; 
Diferentes tipos de instruções podiam referenciar operandos na memória principal; 
Cada fase do processamento da instrução podia ter duração variável em função da complexidade.
RISC:
Instruções mais simples demandando um número fixo de ciclos de máquina para sua execução; 
Uso de poucos modos simples de endereçamento de operandos;
Poucos formatos diferentes de instruções; 
Apenas as instruções de \emph{load} e \emph{store} referenciam operandos na memória principal; 
Cada fase de processamento da instrução tem a duração fixa igual a um ciclo de máquina. 
As respostas corretas são:
As arquiteturas RISC possuem instruções mais simples demandando um número fixo de ciclos de máquina
para sua execução.,
Nas arquiteturas CISC cada fase do processamento da instrução pode ter duração variável em função da
complexidade.,
Nas arquitetura RISC apenas as instruções de load e store referenciam operandos na memória principal.
Questão 7
Não respondido
Vale 0,50 ponto(s).
Marcar questão
Texto da questão
Considere que os 8 dígitos mais à esquerda do seu DRE representam um número de 32 bits em hexadecimal.
Como este número seria armazenado na memória a partir do endereço 3000H? Escolha uma das ordenações
possíveis e indique claramente a opção escolhida na sua resposta, junto com um diagrama da distribuição de
cada byte pelos respectivos endereços de memória . 
Texto de resposta
Questão 8
Não respondido
Vale 0,50 ponto(s).
Marcar questão
Texto da questão
Considere um processador Motorola MC600XX e um processador Intel x86. 
a) Eles podem trocar dados diretamente? Justifique. 
b) Como eles fazem para se comunicar, por exemplo, pela internet? 
Texto de resposta
Questão 9
Parcialmente correto
Atingiu 0,25 de 0,50
Marcar questão
Texto da questão
Assinale as alternativas corretas em relação ao tamanho em bits da arquitetura de um processador (8, 16, 32
ou 64 bits). 
A largura de uma arquitetura é definida pela largura em bits do apontador de instruções (PC) do processador. 
A largura em bits dos registradores inteiros normalmente é idêntica à largura em bits da unidade aritmética e
lógica inteira. 
A largura de uma arquitetura é definida pela largura em bits do maior operando da unidade de ponto
flutuante. 
A largura em bits de um arquitetura é definida pelo maior operando inteiro da unidade aritmética e lógica. 
A largura em bits de uma arquitetura é definida pela largura em bits da maior instrução do processador. 
Feedback
Sua resposta está parcialmente correta.
Você selecionou corretamente 1.
As respostas corretas são:
A largura em bits de um arquitetura é definida pelo maior operando inteiro da unidade aritmética e lógica.,
A largura em bits dos registradores inteiros normalmente é idêntica à largura em bits da unidade aritmética e
lógica inteira.
Questão 10
Correto
Atingiu 0,50 de 0,50
Marcar questão
Texto da questão
Assinale as alternativas verdadeiras com relação à BIOS e UEFI nos computadores do tipo IBM/PC. 
Quando o computador é ligado, a BIOS irá recuperar a hora atual a partir das configurações salvas na
memória FLASH. 
O UEFI utiliza uma extensão do formato FAT32 nas partições que armazenam os seus programas.
A BIOS carregas executa um pequeno trecho de código, com menos de 512 bytes, armazenado no MBR,
antes de carregar o sistema operacional. 
A BIOS ou UEFI é alimentada por uma bateria para manter as suas configurações salvas quando
computador é desligado. 
É necessário realizar um atualização de firmware para substituir a BIOS tradicional pela UEFI nos
computadores pessoais. 
Feedback
Sua resposta está correta.
As respostas corretas são: O UEFI utiliza uma extensão do formato FAT32 nas partições que armazenam os
seus programas.,
A BIOS carregas executa um pequeno trecho de código, com menos de 512 bytes, armazenado no MBR,
antes de carregar o sistema operacional.
Questão 11
Parcialmente correto
Atingiu 0,33 de 0,50
Marcar questão
Texto da questão
Com relação à unidade de controle do processador, assinale as afirmativas verdadeiras. 
As unidades controladas pelo hardware possuem uma lógica de controle mais simples, normalmente uma
PLA e uma máquina de estados simples, que gera as palavras de controle para a execução das instruções. 
A palavra de controle é um conjunto de sinais, coordenados pelo relógio do processador, que faz o
acionamento de registradores, unidades funcionais, controle de multiplexadores e outros circuitos do
processador para a correta execução correta das instruções. 
As unidades de controle microprogramadas são características das arquiteturas do tipo CISC. O controle
diretamente pelo hardware é encontrado normalmente nas arquiteturas do tipo RISC. 
A decodificação do código de uma microinstrução horizontal pode ser feita com circuitos decodificadores ou
através do esquema de nanoprogramação, onde a Memória de Controle é composta de duas seções. 
Com a adoção do estilo de microprogramação vertical, os bits de controle da microinstrução atuam
diretamente sobre os pontos de controle da arquitetura do processador no campo de controle das
microinstruções. 
Feedback
Sua resposta está parcialmente correta.
Você selecionou corretamente 2.
As respostas corretas são:
A palavra de controle é um conjunto de sinais, coordenados pelo relógio do processador, que faz o
acionamento de registradores, unidades funcionais, controle de multiplexadores e outros circuitos do
processador para a correta execução correta das instruções.,
As unidades controladas pelo hardware possuem uma lógica de controle mais simples, normalmente uma
PLA e uma máquina de estados simples, que gera as palavras de controle para a execução das instruções.,
As unidades de controle microprogramadas são características das arquiteturas do tipo CISC. O controle
diretamente pelo hardware é encontrado normalmente nas arquiteturas do tipo RISC.
Questão 12
Correto
Atingiu 0,50 de 0,50
Marcar questão
Texto da questão
Qual deve ser a instrução, utilizando o modo de endereçamento INDIRETO, que colocada para substituir o
NOP no trecho de código a seguir, apresente com resultado o valor 35H no display. 
Obs: Responda com apenas um espaço em branco entre a instrução e o operando. 
ORG 100 
AUX1: DW AUX2 
AUX2: DB 61H 
AUX3: DW AUX1 
AUX4: DB 04 
AUX5: DW AUX4 
DISPLAY EQU 0 
 ORG 0 
INICIO: 
 LDA AUX2 
 SHR 
 NOP
 OUT DISPLAY 
 HLT 
Resposta: ADC @AUX5
Feedback
A resposta correta é: ADC @AUX5
Questão 13
Não respondido
Vale 1,50 ponto(s).
Marcar questão
Texto da questão
Considere o seguinte código de um programa em linguagem de montagem do Sapiens. Analise
cuidadosamente o seu funcionamento e responda: 
A. Quais as limitações deste programa, ou seja, quais condições devem ser obedecidas para que ele funcione
corretamente?
B.Apresente um código modificado que possa sanar essas deficiências. 
;-------------------------------- 
; Programa: Encontra o menor elemento de um vetor e calcular a soma de todos os elementos 
; Autor: Thales de Freitas 
; Data: 02/05/2016 
;-------------------------------- 
 
ORG 100 
PT: DW VETOR 
MIN: DS 1
SOMA: DB 0 
I: DB 0 
VETOR: DB 6, 2, 2, 3, 1, 5, 6, 7, 8, 9 
DEZ EQU 10 
 
ORG 0 
INICIO: 
 LDA @PT 
 STA MIN ; MIN = A[0] 
 STA SOMA ; SOMA = MIN 
 JMP TESTE 
FOR: 
 LDA PT 
 ADD #1 
 STA PT ; PT = PT + 1 
 LDA MIN 
 SUB @PT ; A[i] < MIN ? 
 JN PULA 
 LDA @PT ; MIN = A[i] 
 STA MIN 
PULA: 
 LDA SOMA ; SOMA = SOMA + A[i] 
 ADD @PT 
 STA SOMA 
TESTE: 
 LDA IADD #1 
 STA I ; I = I + 1 
 SUB #DEZ ; I < 10 ? 
 JN FOR ; SE VERDADE FICA NO LAÇO 
 LDA MIN ; SENÂO TERMINA 
 OUT 0 ; VISOR = MIN 
ESPERA: 
 IN 1 ; 
 OR #0 ; 
 JZ ESPERA ; 
 LDA SOMA ; 
 OUT 0 ; VISOR = SOMA 
 HLT ; FIM 
 END INICIO 
Texto de resposta