Eng04075_Lab3_2023_1

Prévia do material em texto

ENG04075 – ELETRÔNICA DIGITAL I - UFRGS 
Semestre 2023 / 1 
 
Laboratório 3 – Trabalho de Projeto & Simulação (22/Jun/23) 
Assunto: Projeto e Simulação de uma Célula de Soma Básica (1bit) e de um Somador de 4 bits 
No. de Alunos: Individual 
Procedimentos: 
Parte 1: Projete uma Célula de Soma Básica (1bit) de acordo com a tabela verdade fornecida abaixo e 
utilizando mapas V-K com soma de produtos (SOP). Este projeto foi detalhado em aula teórica gerando um 
circuito lógico reduzido conforme esquemático da Fig.1. 
- Leia o Tutorial do Simulador Logisim 2.7.1 em https://www.ufrgs.br/eng04075/ 
 
Parte 2: Utilize o simulador LOGISIM (v2.7.1) para implementar e testar a Célula de Soma Básica projetada 
conforme Fig.1. O simulador pode ser baixado a partir do link (menu Downloads) que está no site web da 
disciplina https://www.ufrgs.br/eng04075/. O simulador pode trabalhar com vários circuitos em uma estrutura em 
camadas, ou subcircuitos. Desta forma é possível replicar um circuito básico sem ter de desenhar o esquemático 
novamente. Assim, desenhe e teste a Célula de Soma Básica em um circuito separado do inicial ‘main’, 
que pode ser criado utilizando o menu Projeto\Acrescentar circuito. Coloque um nome p.ex. 
‘Soma_1bit’. Edite a forma deste subcircuito conforme aparece no esquemático da Fig.2. 
Parte 3: No circuito ‘main’ implemente e teste um Somador de 4 bits conforme o esquemático da Fig.2. Utilize 
o subcircuito ‘Soma_1bit’ gerado na Parte 2. 
NOTA: O simulador tem um módulo de análise que facilita a implementação de tabelas verdade (menu 
Projeto/Analisar Circuito). 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
Fig.2 – Somador de 4 bits 
Fig.1 – Célula de Soma Básica (1bit) Tabela Verdade: S = A + B + Ci => Co 
https://www.ufrgs.br/eng04075/
 
AVALIAÇÃO DO LABORATÓRIO 
 
- Avaliação como trabalho presencial de Laboratório. Desenvolva as atividades e teste o 
funcionamento do circuito. Apresente para o professor. Guarde o arquivo de simulação. 
 
 
Nota: Uma alternativa para o esquemático da Fig.2 é mostrado abaixo na Fig.3. Os bits de entrada 
de A e B são alimentados com um ‘pino de entrada’ de 4 bits, um ‘barramento’ e um ‘distribuidor’. 
Os bits de S são coletados em um ‘distribuidor’ e amostrados em um ‘pino de saída’ de 4 bits. Este 
formato torna muito mais fácil o teste e visualização do circuito, uma vez que os bits de A, B e S 
ficam escritos no formato padrão da esquerda para a direita. 
Também foram acrescentados ‘displays hexa’ alimentados pelo barramento de 4 bits para permitir a 
visualização dos códigos em hexadecimal. Note que o ‘carry-out’ foi utilizado como um 5o bit para 
mostrar o resultado da soma acima de ‘F’ (15). No exemplo mostrado na figura 9+7=16 (10 em hexa). 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
Fig.3 – Somador de 4 bits (com barramentos e distribuidores) 
Pino de Ent. (4 bits) 
Pino de Saída (4 bits) 
Barramento 
Distribuidor 
Display Hexa