2022_1

Prévia do material em texto

UNIVERSIDADE FEDERAL DO ESPÍRITO SANTO 
CENTRO TECNOLÓGICO 
DEPARTAMENTO DE ENGENHARIA ELÉTRICA 
Circuitos Lógicos (2022/1) 
Segunda Avaliação Parcial 
 
Nome:_____________________________________________ Turma: ___ Data:_______________ 
 
(4,0) Questão 1. O Código 1 apresenta uma implementação VHDL da FSM “sequence” utilizada para detectar 
duas sequências de bits gerando as saídas y e z. Responda às questões abaixo: 
(a) (1,0) A saída y da FSM é Mealy ou Moore? E a saída z? Justifique. 
(b) (1,0) Apresente o diagrama de bolhas da FSM indicando todas as entradas e saídas. 
(c) (1,0) Quais as sequências binárias detectadas pela FSM? 
(d) (1,0) Apresente os estados e as saídas da FSM para a sequência de entradas da tabela abaixo. 
 
t [ciclos de clk] 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 
Entrada x 1 0 1 1 1 0 1 1 0 1 0 0 1 1 0 1 
Estado start 
Saída y 
Saída z 
 
Código 1. Implementação VHDL da FSM “sequence”. 
 
 
UNIVERSIDADE FEDERAL DO ESPÍRITO SANTO 
CENTRO TECNOLÓGICO 
DEPARTAMENTO DE ENGENHARIA ELÉTRICA 
 
(4,0) Questão 2. Um portão de garagem é acionado tanto para a entrada como para a saída de veículos 
por meio de botões E (para entrada) e S (para saída) acessíveis ao motorista, conforme mostra a Figura 1. 
Uma vez aberto, o portão deve permanecer nesta situação por um tempo mínimo de 5 segundos 
(controlado por um temporizador externo) e não deve ser fechado enquanto houver veículos (ou outros 
obstáculos quaisquer) detectados pelo sensor O. Tal sensor é capaz de detectar a presença de 
veículos/objetos em toda a região destacada em cinza na Figura 1. No caso de saída de veículos, deve-se, 
também, acionar um sinal luminoso (L) desde o aperto do botão S até que o portão esteja completamente 
fechado. Após cada saída ou entrada de um veículo, o portão deve ser fechado (verificando a presença de 
objetos na região de detecção). Projete a FSM síncrona que comande o motor (M1M0), assumindo: “00” 
parado, “01” abrindo, “10” fechando, “11” não usado. Para a contagem do tempo, considere um 
temporizador controlado pelos sinais CONT, que deve ser mantido em 1 para que a contagem seja 
realizada e ZERAR que reinicia o contador. O sinal TS indica a contagem terminal de 5 segundos. 
Finalmente, suponha que o sistema esteja dotado de dois sensores de fim de curso para detectar que o 
portão esteja completamente aberto (A) ou completamente fechado (F). 
 
Figura 1. Diagrama. 
 
(2,0) Questão 3. A máquina de estados apresentada na Figura 2 é um contador crescente/decrescente de 2 bits 
com controle. Ou seja, se CONT = 1, UP/DOWN’ define a direção. Realize o projeto usando um Flip-Flop D para 
o bit mais significativo do registrador de estados e um Flip-Flop T para o menos significativo. 
 
 
Figura 2. Diagrama de bolhas da FSM da Questão 3.