Atividade 03 - Eletrônica digital 51 2024

Prévia do material em texto

ATIVIDADE 3 - ELETRÔNICA DIGITAL - 51/2024
Período:25/03/2024 08:00 a 21/04/2024 23:59 (Horário de Brasília)
Status:ENCERRADO
Nota máxima:0,50
Gabarito:Gabarito será liberado no dia 22/04/2024 00:00 (Horário de Brasília)
Nota obtida:0,45
1ª QUESTÃO
O sinal de clock (CLK) é aplicado somente ao primeiro flip-flop (FF0) na entrada C. O segundo flip-flop (FF1)
receberá o seu sinal de clock da saída Q0 de FF0. O FF0 muda de estado na borda positiva de cada pulso de
clock, ou seja, na descida, enquanto FF1 muda somente quando houver uma transição positiva de Q0 do FF0
(FLOYD, 2007). O flip-flop que recebe o clock (FF0, neste exemplo) sempre representará o bit menos
significativo (LSB), enquanto o último representará o bit mais significativo (MSB). Perceba que os sinais de
disparo de clock não acontecerão, simultaneamente, nos dois flip-flops, já que há um tempo inerente de
propagação. Apesar de muito rápido, esse tempo não é diferente de 0 e, quanto mais flip-flops, mais
significativo será esse tempo. Por isso, esta configuração é chamada de assíncrona.
 
SILVA, Emerson Charles Martins da; SPERANDIO, Luiz; CALSAVARA, Larissa Vilxenski. Eletrônica Digital.
Maringá - PR: Unicesumar, 2020. Reimpresso em 2023. 216 p.
Considere o contador assíncrono crescente de 4 bits (flip-flop JK) abaixo.
 
Fonte: Elaborada pelo professor, 2023.
 
Sabendo que o CLOCK é alimentado com uma frequência de 10 kHz, e possui um atraso de 20 ns em cada
flip-flop, assinale a frequência máxima que este contador pode ser alimentado, e sua frequência em Q3.
ALTERNATIVAS
12.5 MHz, Q3 = 625 Hz.
6.25 MHz, Q3 = 2500 Hz.
8.2 MHz, Q3 = 1250 Hz.
10.6 MHz, Q3 = 833,35 Hz.
14.2 MHz, Q3 = 555,56 Hz.
2ª QUESTÃO
25/04/2024, 14:05 Unicesumar - Ensino a Distância
about:blank 1/8
O meio subtrator só é capaz de realizar operações de subtração binária com 1 bit, para trabalharmos com
operações de subtração binárias com mais de 1 bit utilizamos o subtrator completo. Naturalmente, este
circuito respeita as regras de subtração binária, especialmente quando temos o caso 0 - 1, onde é gerado
um bit de transporte. Diferente da operação de adição, onde o bit de transporte é deslocado à esquerda e
adicionado no primeiro elemento, aqui, o bit de transporte é deslocado para a esquerda e subtraído do
segundo elemento (bit de transporte - subtraendo).
 
Elaborado pelo professor, 2024.
A entrada carry in de um subtrator completo de 1 bit está conectada em nível lógico ALTO o tempo todo
como mostra a figura abaixo.
Realize as operações aritméticas de subtração apresentadas na tabela verdade, e assinale a alternativa
correta que represente a saída S0 e o bit carry out Co0.
ALTERNATIVAS
S0Co0
1 0
0 1
1 0
1 1
S0Co0
1 1
1 0
0 1
1 1
S0Co0
1 0
0 1
0 0
1 0
S0Co0
1 1
0 1
0 0
1 1
S0Co0
1 0
0 1
0 1
0 0
3ª QUESTÃO
25/04/2024, 14:05 Unicesumar - Ensino a Distância
about:blank 2/8
O circuito meio somador faz a soma de números de apenas 1 bit, e para a soma de números com mais de 1
bit, é utilizado o somador completo. Esses circuitos utilizam como base as operações aritméticas binárias de
adição, ou seja, dependendo dos bits que desejamos somar, teremos o bit de transporte de entrada (carry in
- CI) que é resultado de um bit de transporte de saída (carry out - CO) resultante de uma soma 1 + 1.
 
Elaborado pelo professor, 2024.
A entrada carry in de um somador completo de 1 bit está conectada em nível lógico ALTO o tempo todo
como na imagem abaixo.
 
Fonte: Elaborada pelo professor, 2024.
 
Ao realizar as operações aritméticas de soma apresentadas na tabela verdade, assinale os valores da saída
S0 e do bit carry out Co0 corretos.
ALTERNATIVAS
S0Co0
1 0
0 1
0 1
1 1
S0Co0
1 0
1 0
0 1
1 1
S0Co0
1 0
0 1
0 1
0 1
S0Co0
1 0
0 1
0 0
1 0
S0Co0
0 1
1 0
1 0
1 1
4ª QUESTÃO
25/04/2024, 14:05 Unicesumar - Ensino a Distância
about:blank 3/8
O arranjo de lógica programável (PAL) a seguir é composto por uma matriz de portas lógicas
interconectadas, onde as conexões entre as portas podem ser programadas para implementar funções
lógicas específicas.
 
 
 
 Fonte: adaptado de: TOCCI, W. e M. Sistemas digitais: principios e aplicações.  10. ed. Rio de Janeiro (RJ):
LTC, 2007, p. 445
Sabendo que a arquitetura PAL permite a programação das portas AND e que a queima de um fusível faz
com que o bit não seja transportado, assinale a alterativa que representa a expressão para as saídas S3, S2,
S1 e S0.
ALTERNATIVAS
25/04/2024, 14:05 Unicesumar - Ensino a Distância
about:blank 4/8
S0 = A + B.D' + C.D'; S1 = A.B.C'.D' + A'.B'.C.D; S2 = A.B'.C; S3 = A.B + C'.D'.
S0 = A + B.D' + C.D'; S1 = A.B.C'.D' + A.B'.C.D; S2 = A.B'.C'; S3 = A.B + C'.D'.
S0 = A + B.D' + C.D'; S1 = A.B'.C'.D' + A'.B'.C.D; S2 = A.B'.C; S3 = A.B + C'.D'.
S0 = A + B.D' + C.D' + D.C.B.A; S1 = A.B.C'.D' + A'.B'.C.D + D.C.B.A; S2 = A.B'.C + D.C.B.A; S3 = A.B + C'.D' +
D.C.B.A.
S0 = A + B.D' + C.D' + D'.C'.B'.A'; S1 = A.B.C'.D' + A'.B'.C.D + D'.C'.B'.A'; S2 = A.B'.C + D'.C'.B'.A'; S3 = A.B +
C'.D' + D'.C'.B'.A'.
Atenção! Questão anulada.
ALTERNATIVAS
6ª QUESTÃO
Os contadores síncronos têm flip-flops agindo de forma sincronizada, isto é, a entrada de clock de todos os
flip-flops estão ligada, em um curto-circuito, ao sinal de clock original. Isto quer dizer que todos eles
receberão o sinal para a mudança de estado, ao mesmo tempo. Eles são usados para os mesmos tipos de
aplicações que os contadores assíncronos, mas como não têm o problema de atraso de propagado, são
mais robustos em situações em que é necessária uma frequência de clock elevada.
 
DA SILVA E. C. M., SPERANDIO, L., CALSAVARA, L. V. Eletrônica Digital. Maringá – PR: UniCesumar, 2020.
Reimpresso em 2023.
Analise o contador crescente síncrono abaixo.
Fonte: Elaborado pelo professor, 2024.
Considerando número de contadores (que influencia na quantidade de bits que ele pode contar) e as
conexões das portas lógicas (que podem limitar essa contagem dependendo do arranjo), assinale a
alternativa correta quanto ao valor esse contador é capaz de computar.
 
25/04/2024, 14:05 Unicesumar - Ensino a Distância
about:blank 5/8
ALTERNATIVAS
0 à 5, '0 0 0' à '1 0 1'.
0 à 4, '0 0 0' à '1 0 0'.
0 à 3, '0 0 0' à '0 1 1'.
0 à 6, '0 0 0' à '1 1 0'.
0 à 7, '0 0 0' à '1 1 1'.
Atenção! Questão anulada.
ALTERNATIVAS
8ª QUESTÃO
Dado o circuito sequencial abaixo:
Avalie as afirmações a seguir como Verdadeira (V) ou Falsa (F):
(  ) O circuito é um contador assíncrono de 0 a 15.
(  ) Para transformá-lo em um contador de 0 a 31, basta conectar mais um flip-flop à direita.
(  ) Neste tipo de contador o atraso não depende do número de bits, mas apenas da tecnologia utilizada.
Por outro lado, como o atraso de propagação é menor, o contador síncrono pode trabalhar com frequências
maiores que o contador assíncrono.
A alternativa que representa respectiva avaliação é:
ALTERNATIVAS
V, V, V.
V, V, F.
V, F, F.
F, V, V.
F, F, V.
25/04/2024, 14:05 Unicesumar - Ensino a Distância
about:blank 6/8
9ª QUESTÃO
O flip-flop SR apresenta as mesmas funções lógicas do latch SR controlado, isto é, quando S = 0 e R = 0 , o
flip-flop não muda de estado, permanecendo a mesma saída anterior, ou seja, Q Q = 0 . Quando S = 1 e R =
0 , então, na borda de disparo, o flip-flop vai para o estado SET, ou seja, Q = 1. Quando S = 0 e R = 1 ,
então, na borda de disparo, o flip-flop vai para o estado RESET, ou seja, Q = 0 . Por fim, quando S = 1 e R =
1 , ocorre a condição inválida, não sendo possível dizer qual será o estado do flip-flop, por isso, deve ser
evitada
 
SILVA, Emerson Charles Martins da; SPERANDIO, Luiz; CALSAVARA, Larissa Vilxenski. Eletrônica Digital.
Maringá - PR: Unicesumar, 2020. Reimpresso em 2023. 216 p.
Ao contrário dos latches tipo SR e D, o flip-flop JK não possui a condição inválida quando J e K estão em
nível lógico alto, na verdade ele realiza o toggle do sinal. Analisando as entradas J e K abaixo, assinale o
formato de onda para Q que dispara com clock na borda de SUBIDA.
 
Fonte: Elaborada pelo professor, 2023.
ALTERNATIVAS10ª QUESTÃO
25/04/2024, 14:05 Unicesumar - Ensino a Distância
about:blank 7/8
Considere um contador JK assíncrono que indica o valor contado em um display de 7 segmentos. Analise a
tabela-verdade do CI decodificador BCD, do contador de 2 bits e o circuito lógico abaixo. Atente-se ao bit
mais significativo (Q1) ligado na entrada B e ao menos significativo (Q0) ligado na entrada A do
decodificador 7447!
 
Elaborado pelo professor, 2024.
 
Fonte: Elaborada pelo professor, 2023.
 
Tabela-verdade do decodificador BCD para display de 7 segmentos (adaptada).
 
Assinale a alternativa que representa o comportamento desse contador, começando pela situação onde Q1
e Q0 estão em 0 0.
ALTERNATIVAS
Crescente, a sequência é: 1, 2, 3, 4.
Crescente, a sequência é: 0, 1, 2, 3.
Crescente, a sequência é: 4, 1, 2 e 3.
Decrescente, a sequência é: 4, 3, 2 ,1.
Decrescente, a sequência é: 3, 2, 1, 0.
25/04/2024, 14:05 Unicesumar - Ensino a Distância
about:blank 8/8