Lógica Programável em VHDL

Prévia do material em texto

Questão 1/10 - Lógica Programável
  Ler em voz alta
A máquina de estados é um circuito sequencial que transita em uma sequência finita de estados.
Dadas as seguintes sentenças sobre máquinas de estados em VHDL:
I – A transição de estados é comandada por uma entrada de clock.
II – Na máquina de Mealy o valor da saída depende exclusivamente do estado atual.
III – Na máquina de Moore o valor de saída é indicado no arco (seta).
IV – A implementação se dá em uma estrutura sequencial PROCESS.
V – Os sinais de inicialização assíncrona devem estar na lista de sensibilidade do PROCESS.
 
Marque a alternativa que contém apenas as sentenças corretas.
	
	A
	
	I, II e III, somente.
	
	B
	
	I, II e IV, somente.
	
	C
	
	II, III e V, somente.
	
	D
	
	I, III e V, somente.
	
	E
	
	I, IV e V, somente.
Você assinalou essa alternativa (E)
Questão 2/10 - Lógica Programável
  Ler em voz alta
Os dispositivos CPLDs são uma evolução dos SPLDs.
A estrutura mais básica de um CPLD corresponde à um elemento PAL (ou GAL) associado a circuitos adicionais em sua saída, incluindo um registrador e multiplexadores. Esta estrutura é chamada de:
	
	A
	
	Microcélula
	
	B
	
	Macrocélula
Você assinalou essa alternativa (B)
	
	C
	
	LUT
	
	D
	
	LE
	
	E
	
	PIA
Questão 3/10 - Lógica Programável
  Ler em voz alta
Todas as classes de objetos em VHDL devem ser declaradas segundo um tipo definido.
Os 2 tipos do padrão IEEE 1164, que podem assumir 9 valores, são:
	
	A
	
	BIT e BIT_VECTOR
	
	B
	
	STRING e BIT_VECTOR
	
	C
	
	STD_LOGIC e BIT_VECTOR
	
	D
	
	STD_LOGIC e STD_LOGIC_VECTOR
Você assinalou essa alternativa (D)
	
	E
	
	BIT e STD_LOGIC_VECTOR
Questão 4/10 - Lógica Programável
  Ler em voz alta
A linguagem VHDL permite a implementação de subprogramas.
Dadas as seguintes sentenças:
I – Os subprogramas compreendem uma região de código sequencial.
II – Os subprogramas podem ser chamados tanto em regiões de código concorrente quanto em regiões de código sequencial.
III – A função permite retornar um ou mais valores.
IV – No procedimento o comando RETURN é obrigatório.
Quanto à veracidade dessas sentenças, respectivamente, marque a alternativa correta:
	
	A
	
	F, V, F, V
	
	B
	
	V, F, V, V
	
	C
	
	F, V, V, V
	
	D
	
	V, F, V, F
	
	E
	
	V, V, F, F
Você assinalou essa alternativa (E)
Questão 5/10 - Lógica Programável
  Ler em voz alta
Um componente em VHDL é uma entidade de projeto empregada na arquitetura de outra entidade.
Primeiramente o componente deve ser declarado, podendo ser no corpo da arquitetura antes da palavra reservada BEGIN. Para chamar o componente na região operacional da arquitetura (após a palavra reservada BEGIN), o comando que estabelece a conexão entre as portas da entidade de projeto com as portas da entidade do componente é:
	
	A
	
	COMPONENT
	
	B
	
	PORT
	
	C
	
	PORT MAP
Você assinalou essa alternativa (C)
	
	D
	
	FUNCTION
	
	E
	
	SIGNAL
Questão 6/10 - Lógica Programável
  Ler em voz alta
A configuração em VHDL estabelece o elo entre a declaração de um componente e uma entidade de projeto.
É necessário utilizar a configuração quando o componente possui uma entidade com:
	
	A
	
	vários pacotes
	
	B
	
	várias constantes
	
	C
	
	vários mapeamentos de portas
	
	D
	
	várias arquiteturas
Você assinalou essa alternativa (D)
	
	E
	
	várias bibliotecas
Questão 7/10 - Lógica Programável
  Ler em voz alta
Nas regiões de código sequencial em VHDL a ordem das linhas é importante para o resultado da funcionalidade implementada.
Os comandos sequenciais ficam em 3 regiões de código específicas, que são:
	
	A
	
	PROCESS, FUNCTION, COMPONENT
	
	B
	
	PROCESS, PACKAGE, PROCEDURE
	
	C
	
	PROCESS, FUNCTION, PROCEDURE
Você assinalou essa alternativa (C)
	
	D
	
	FUNCTION, PROCEDURE, BLOCK
	
	E
	
	FUNCTION, PROCESS, MAP
Questão 8/10 - Lógica Programável
  Ler em voz alta
A linguagem HDL permite descrever circuitos digitais.
A linguagem de descrição de hardware difere das linguagens de programação de software, pois inclui um meio de descrever:
	
	A
	
	a tensão de nível alto e a corrente de entrada
	
	B
	
	o tempo de propagação e a capacidade de corrente
	
	C
	
	o tempo de propagação e a intensidade de sinais
Você assinalou essa alternativa (C)
	
	D
	
	a tensão de alimentação e a intensidade de sinais
	
	E
	
	a capacitância das portas e a intensidade de sinais
Questão 9/10 - Lógica Programável
  Ler em voz alta
Para iniciar um código em VHDL, primeiramente especificam-se as bibliotecas e pacotes, se necessário, e em seguida define-se a entidade de projeto.
Com a palavra-chave da linguagem PORT definem-se as portas, cujos 4 modos possíveis são:
	
	A
	
	IN, OUT, INOUT, USER
	
	B
	
	IN, OUT, BUFFER, RTL
	
	C
	
	IN, OUT, INOUT, BUFFER
Você assinalou essa alternativa (C)
	
	D
	
	INOUT, OUT, BUFFER, WORK
	
	E
	
	IN, INOUT, OUT, STD
Questão 10/10 - Lógica Programável
  Ler em voz alta
Os registradores em VHDL são implementados em região de código sequencial dentro de uma estrutura PROCESS.
No caso de um registrador sensível a borda, caso dos flip-flops, o código VHDL que identifica uma borda de descida na entrada de clock é:
	
	A
	
	IF (ck’EVENT AND ck = ‘1’)
	
	B
	
	IF (ck’EVENT AND ck = ‘0’)
Você assinalou essa alternativa (B)
	
	C
	
	IF (NOT ck’STABLE AND ck = ‘1’)
	
	D
	
	IF (ck = ‘0’)
	
	E
	
	IF (ck’STABLE AND ck = ‘0’)