Apostila - Eletr_nica Digital _I

Prévia do material em texto

FACULDADE DE ENGENHARIA DE SOROCABA 
 
 
 
 
 
 
 
ELETRÔNICA II 
 
 
 
 
 
 
 
 
Prof. Sidney José Montebeller 
Referências Bibliográficas e Internet 
 FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller I 
Referências Bibliográficas 
 
1- TOCCI, R. J.; WIDMER, N.S.; Sistemas Digitais: Princípios e 
Aplicações. Rio de Janeiro: LTC, 2000. 
 
2- MALVINO, A. P.; LEACH, D. P.; Eletrônica Digital: Princípios e 
Aplicações. São Paulo: McGraw-Hill, 1987. 
 
3- TAUB, H.; Circuitos Digitais e Microprocessadores. São Paulo: 
McGraw-Hill, 1984. 
 
4- LOURENÇO, A. C.; Circuitos Digitais. São Paulo: Érica. 
 
5- CAPUANO, F. G.; IDOETA, I. V.; Elementos de Eletrônica Digital. São 
Paulo: Érica. 
 
6- MELO, M.; Eletrônica Digital. São Paulo: Makron Books. 
 
7- TOKHEIM, R. L.; Princípios Digitais. São Paulo: McGraw-Hill. 
 
 
Internet 
 
1- ALTERA – http://www.altera.com/ - Dispositivos de Lógica Programável 
 
2- XILINX – http://www.xilinx.com/ - Dispositivos de Lógica Programável 
 
3- ATMEL – http://www.atmel.com/ - Microcontroladores (AVR) e 
Componentes Discretos 
 
4- MICROCHIP – http://www.microchip.com/ - Microcontroladores (PIC) e 
Componentes Discretos 
 
5- NATIONAL – http://www.national.com/ - Microcontroladores (COP8) e 
Componentes Discretos 
 
6- TEXAS INSTRUMENTS – http://www.ti.com/ - Microcontroladores 
(MSP430) e Componentes Discretos 
 
7- BURR-BROWN – http://www.burrbrown.com/ - Conversores A/D e D/A e 
Amplificadores Operacionais 
 
8- INTEL – http://www.intel.com/ - Microcontroladores (8051) e 
Componentes Discretos 
 
9- ANALOG DEVICES – http://www.analog.com/ - Conversores A/D e D/A 
e Componentes Discretos 
 
10- MOTOROLA – http://e-www.motorola.com/ - Microcontroladores 
(M68HC) e Componentes Discretos 
Sumário 
FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller II 
1. Revisão de Circuitos Combinatórios ............................................... 1 
 
1.1- Conceitos Introdutórios ........................................................................... 1 
1.2- Representação de Quantidades Binárias................................................ 2 
1.3- Circuitos Digitais/Circuitos Lógicos ......................................................... 3 
1.4- Sistemas de Numeração e Códigos........................................................ 3 
1.5- Portas Lógicas e Álgebra Booleana........................................................ 5 
1.6- Teoremas da Álgebra de Boole............................................................... 8 
1.7- Universalidade das Portas NAND e NOR ............................................... 9 
1.8- Simplificação de Circuitos Lógicos.......................................................... 9 
1.9- Projetando Circuitos Lógicos ................................................................ 10 
1.10- Método do Mapa de Karnaugh para Simplificação Circuitos Lógicos ... 11 
1.11- Outras Portas Lógicas........................................................................... 11 
1.12- Circuitos Integrados Lógicos................................................................. 12 
 
 
2. Famílias Lógicas de Circuitos Integrados.................................... 14 
 
2.1- Introdução ............................................................................................. 14 
2.2- Terminologia de Circuitos Integrados Digitais....................................... 14 
2.3- Família Lógica TTL ............................................................................... 18 
2.4- Características da Série TTL Padrão .................................................... 19 
2.5- Séries TTL Aperfeiçoadas..................................................................... 20 
2.6- Fan-Out e Carregamento para TTL....................................................... 22 
2.7- Outras Características TTL ................................................................... 23 
2.8- Conectando Saídas TTL Juntas............................................................ 24 
2.9- Tristate (Terceiro Estado) para o TTL.................................................. 26 
2.10- Circuitos Integrados Digitais MOS ........................................................ 27 
2.11- O MOSFET ........................................................................................... 27 
2.12- Circuitos Digitais com MOSFETs.......................................................... 27 
2.13- Características da Lógica MOS............................................................. 29 
2.14- Lógica MOS Complementar.................................................................. 30 
2.15- Características da Série CMOS ............................................................ 31 
2.16- Tecnologia de Baixa Tensão................................................................. 35 
2.17- Saídas CMOS de Dreno Aberto e Tristate ............................................ 36 
2.18- Interfaceamento de Circuitos Integrados .............................................. 37 
2.19- TTL Acionando CMOS .......................................................................... 37 
2.20- CMOS Acionando TTL .......................................................................... 38 
 
 
3. Dispositivos de Lógica Programável (PLDs) .............................. 40 
 
3.1- Introdução ............................................................................................. 40 
3.2- Conceito Básico .................................................................................... 41 
3.3- Simbologia ............................................................................................ 42 
3.4- Arquitetura de um PLD.......................................................................... 42 
3.5- Outros Recursos Disponíveis................................................................ 44 
3.6- Outros Tipos de PLDs........................................................................... 44 
3.7- Programação......................................................................................... 45 
3.8- PLDs Programáveis .............................................................................. 45 
Sumário 
FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller III 
4. Flip-Flops ................................................................................................. 46 
 
4.1- Introdução ............................................................................................. 46 
4.2- Flip-Flop R-S (Reset – Set)................................................................... 46 
4.3- Flip-Flops com Clock............................................................................. 47 
4.4- Flip-Flop R-S com Clock ....................................................................... 48 
4.5- Flip-Flop J-K.......................................................................................... 49 
4.6- Flip-Flop D ............................................................................................ 50 
4.7- Latch D.................................................................................................. 50 
4.8- Entradas Assíncronas ........................................................................... 51 
4.9- Características de Temporizações dos Flip-Flops ................................ 51 
4.10- Circuitos Integrados de Flip-Flops......................................................... 53 
4.11- Problemas de Temporização em Flip-Flops.......................................... 53 
4.12- Flip-Flops Mestre/Escravo .................................................................... 54 
4.13- Dispositivos Schmitt-Trigger.................................................................. 54 
4.14- Circuitos Geradores de Clock ............................................................... 55 
 
 
5. Contadores..............................................................................................57 
 
5.1- Introdução ............................................................................................. 57 
5.2- Contadores Assíncronos....................................................................... 57 
5.3- Contadores de Módulo < 2N .................................................................. 59 
5.4- Diagrama de Transição de Estados ...................................................... 60 
5.5- Contadores de Década ......................................................................... 60 
5.6- Circuitos Integrados de Contadores Assíncronos ................................. 60 
5.7- Contador Assíncrono Decrescente ....................................................... 61 
5.8- Atrasos de Propagação de Contadores Assíncronos............................ 62 
5.9- Contadores Síncronos .......................................................................... 63 
5.10- Circuitos Integrados de Contadores Síncronos..................................... 64 
5.11- Contadores Síncronos Decrescentes.................................................... 64 
5.12- Contadores com Carga Paralela ........................................................... 64 
5.13- Utilizando Contadores BCD .................................................................. 65 
5.14- Projeto de Contadores Síncronos ......................................................... 66 
5.15- O Flip-Flop J-K...................................................................................... 66 
5.16- Procedimento para Construção de Contadores Síncronos ................... 67 
 
 
6. Registradores......................................................................................... 70 
 
6.1- Introdução ............................................................................................. 70 
6.2- Registradores de Deslocamento........................................................... 70 
6.3- Transferência Paralela de Dados entre Registradores ......................... 71 
6.4- Transferência Serial de Dados entre Registradores ............................. 71 
6.5- Comparação entre a Transferência Paralela e a Transferência Serial.. 72 
6.6- Contadores com Registradores de Deslocamento................................ 72 
6.7- Circuitos Integrados de Registradores .................................................. 74 
 
 
Sumário 
FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller IV 
7. Decodificadores, Codificadores, Multiplexadores e 
Demultiplexadores................................................................................. 75 
 
7.1- Decodificadores .................................................................................... 75 
7.2- Codificadores ........................................................................................ 77 
7.3- Multiplexadores..................................................................................... 78 
7.4- Demultiplexadores ................................................................................ 81 
 
 
8. Aritmética Digital................................................................................... 83 
 
8.1- Introdução ............................................................................................. 83 
8.2- Adição Binária ....................................................................................... 83 
8.3- Representação de Números com Sinal................................................. 83 
8.4- Representação de Números com Sinal Usando Complemento a 2 ...... 85 
8.5- Multiplicação de Números Binários....................................................... 88 
8.6- Divisão de Números Binários................................................................ 88 
8.7- Adição de Números BCD ...................................................................... 89 
8.8- Aritmética Hexadecimal ........................................................................ 89 
8.9- Circuitos Aritméticos ............................................................................. 90 
8.10- Somador Paralelo Integrado ................................................................. 95 
8.11- Ligação em Cascata de Somadores Paralelos ..................................... 95 
8.12- Circuito Integrados de ULAs ................................................................. 95 
 
 
9. Conversão Digital-Analógica ............................................................ 97 
 
9.1- Interface com o Mundo Analógico ........................................................... 97 
9.2- Sistema Digital Interfaceando com Grandezas Analógicas ..................... 97 
9.3- Conversão Digital Analógica (D/A) .......................................................... 98 
9.4- Código de Entrada BCD........................................................................ 100 
9.5- Conversor D/A com Amplificador Operacional ...................................... 100 
9.6- Fatores Importantes na Precisão da Conversão ................................... 102 
9.7- Conversores D/A com Saída em Corrente ............................................ 103 
9.8- Rede R/2R............................................................................................. 104 
9.9- Especificações de Conversores D/A ..................................................... 104 
9.10- Circuito Integrado de Conversão D/A – AD7524 ................................... 105 
9.11- Aplicações de Conversores D/A............................................................ 105 
 
 
10. Conversão Analógico-Digital........................................................ 107 
 
10.1- Introdução ......................................................................................... 107 
10.2- Conversor A/D de Rampa Digital ...................................................... 108 
10.3- Precisão e Resolução de Conversores A/D ...................................... 108 
10.4- Aquisição de Dados .......................................................................... 109 
10.5- Reconstrução de Sinais Digitalizados ............................................... 110 
10.6- Conversor A/D de Aproximações Sucessivas................................... 111 
10.7- ADC0804 – Conversor A/D de Aproximações Sucessivas ............... 112 
Sumário 
FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller V 
10.8- Conversor A/D Flash......................................................................... 114 
10.9- Outros Métodos de Conversão A/D .................................................. 115 
 
 
11. Memórias ............................................................................................. 117 
 
11.1- Introdução ......................................................................................... 117 
11.2- Definição de Termos Básicos............................................................ 117 
11.3- Princípios de Operação das Memórias ............................................. 119 
11.4- Conexões da Memória com a CPU................................................... 120 
 
 
12. Memórias Somente de Leitura (ROM)........................................ 122 
 
12.1- Introdução ......................................................................................... 122 
12.2- Diagrama em Blocos de uma ROM................................................... 122 
12.3- Arquitetura de uma ROM .................................................................. 123 
12.4- Temporização de uma ROM ............................................................. 124 
12.5- Tipos de ROM................................................................................... 124 
12.6- Aplicações de ROMs......................................................................... 125 
 
 
13. Memórias de Acesso Aleatório (RAM) ...................................... 126 
 
13.1- Introdução .........................................................................................126 
13.2- Arquitetura de uma RAM................................................................... 126 
13.3- RAM Estática (SRAM)....................................................................... 128 
13.4- RAM Dinâmica (DRAM) .................................................................... 130 
 
 
14. Expansão do Tamanho da Palavra e da Capacidade ........... 133 
 
14.1- Introdução ......................................................................................... 133 
14.2- Expansão do Tamanho da Palavra ................................................... 133 
14.3- Expansão da Capacidade ................................................................. 134 
 
 
15. Microcontrolador AT90S8515 ....................................................... 136 
 
15.1- Introdução ......................................................................................... 136 
15.2- Características do Microcontrolador AT90S8515.............................. 137 
15.3- Encapsulamento ............................................................................... 137 
15.4- Descrição Geral ................................................................................ 138 
15.5- Diagrama em Blocos......................................................................... 139 
15.6- Descrição dos Pinos ......................................................................... 140 
15.7- Oscilador........................................................................................... 141 
15.8- Arquitetura ........................................................................................ 141 
15.9- Temporizadores/Contadores............................................................. 157 
15.10- Watchdog Timer.............................................................................. 166 
SUMÁRIO 
FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller VI 
15.11- Acesso para Leitura/Escrita na EEPROM....................................... 168 
15.12- UART .............................................................................................. 171 
15.13- Comparador Analógico ................................................................... 176 
15.14- Interface com SRAM Externa.......................................................... 178 
15.15- Portas de Entrada/Saída................................................................. 179 
 
 
16. Guia para Uso do Assembler AVR.............................................. 188 
 
16.1- Introdução ......................................................................................... 188 
16.2- Código Fonte do Assembler.............................................................. 188 
16.3- Registradores da Memória de I/O do AT90S8515 ............................ 189 
16.4- Tabela de Instruções......................................................................... 190 
16.5- Diretivas no Assembler ..................................................................... 196 
16.6- Expressões ....................................................................................... 204 
 
 
 
Revisão de Circuitos Combinatórios 
FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 1 
1. Revisão de Circuitos Combinatórios 
 
 
1.1- Conceitos Introdutórios 
 
Grandezas Analógicas e Digitais 
 
Grandezas analógicas são aquelas que podem variar em um intervalo 
contínuo de valores. Por exemplo, a velocidade de um veículo pode assumir 
qualquer valor de 0 a 200 Km/h. 
Grandezas digitais são aquelas que variam em passos discretos. Por 
exemplo, o tempo varia continuamente mas a sua medição através de um 
relógio digital é feita a cada minuto. 
 
 
Sistemas Analógicos e Digitais 
 
Um sistema analógico contém dispositivos que podem manipular 
quantidades físicas analógicas. Por exemplo, a saída de um amplificador pode 
variar continuamente dentro de um certo intervalo. 
Um sistema digital contém dispositivos capazes de manipular 
informações lógicas (representadas na forma digital). Um exemplo seria um 
computador. 
As vantagens das técnicas digitais são várias: 
- Sistemas digitais são mais fáceis de projetar; 
- Fácil armazenamento de informação; 
- Maior exatidão e precisão; 
- A operação do sistema pode ser programada; 
- Circuitos digitais são menos afetados pelo ruído; 
- Um maior número de circuitos digitais pode ser colocado em um circuito 
integrado. 
 
 
Sistemas de Numeração Digital 
 
- Sistema decimal – contém 10 algarismos (0 a 9). 
Representação: 
273,4110 = (2 x 102) + (7 x 101) + (3 x 100) + (4 x 10-1) + (1 x 10-2) 
 
Pesos 102 101 100 10-1 10-2 
 2 7 3 4 1 
 
- Sistema binário – contém 2 algarismos (0 e 1). 
Representação: 
101,012 = (1 x 22) + (0 x 21) + (1 x 20) + (0 x 2-1) + (1 x 2-2) = 5,2510 
 
Pesos 22 21 20 2-1 2-2 
 1 0 1 0 1 
 
Revisão de Circuitos Combinatórios 
FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 2 
- Sistema octal – contém 8 algarismos (0 a 7). 
Representação: 
157,28 = (1 x 82) + (5 x 81) + (7 x 80) + (2 x 8-1) = 111,2510 
 
Pesos 82 81 80 8-1 
 1 5 7 2 
 
- Sistema hexadecimal – contém 16 algarismos (0 a F). 
Representação: 
15A,216 = (1 x 162) + (5 x 161) + (10 x 160) + (2 x 16-1) = 346,12510 
 
Pesos 162 161 160 16-1 
 1 5 10 2 
 
1.2- Representação de Quantidades Binárias 
 
Em sistemas digitais, a informação geralmente apresenta a forma 
binária. Essas quantidades binárias podem ser representadas por qualquer 
dispositivo que apresente dois estados de operação. 
Uma chave, por exemplo, pode estar aberta ou fechada. Podemos dizer 
que a chave aberta corresponde ao dígito binário “0” e a chave fechada 
corresponde ao dígito binário “1”. Outros exemplos: uma lâmpada (acesa ou 
apagada), um diodo (conduzindo ou não), um transistor (conduzindo ou não) 
etc. 
Em sistemas digitais eletrônicos, a informação binária é representada 
por níveis de tensão (ou correntes). Por exemplo, zero volts poderia 
representar o valor binário “0” e +5 volts poderia representar o valor binário 
“1”. Mas, devido a variações nos circuitos, os valores binários são 
representados por intervalos de tensões: o “0” digital corresponde a uma 
tensão entre 0 e 0,8 volts enquanto o “1” digital corresponde a uma tensão 
entre 2 e 5 volts. 
 Com isso percebemos uma diferença significativa entre um sistema 
analógico e um sistema digital. Nos sistemas digitais, o valor exato da tensão 
não é importante. 
 
 
 
Fig. 1-1: Intervalos típicos de tensão para os binários 0 e 1. 
 
 
 
Revisão de Circuitos Combinatórios 
FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 3 
1.3- Circuitos Digitais/Circuitos Lógicos 
 
Circuitos digitais são projetados para produzir tensões de saída e 
responder a tensões de entrada que estejam dentro do intervalo determinado 
para os binários 0 e 1. A fig. 1-2 mostra isso: 
 
 
 
Fig. 1-2: Resposta de um circuito digital 
 
Praticamente todos os circuitos digitais existentes são circuitos 
integrados (CIs), o que tornou possível a construção de sistemas digitais 
complexos menores e mais confiáveis do que aqueles construídos com 
circuitos lógicos discretos. 
 
 
1.4- Sistemas de Numeração e Códigos 
 
 O sistema binário de numeração é o mais importante em sistemas 
digitais. O sistema decimal também é importante porque é usado por todos nós 
para representar quantidades. Já os sistemas octal e hexadecimal são usados 
para representar números binários grandes de maneira eficiente. 
 
- Conversões Binário-Decimal – Cada dígito tem um peso correspondente 
à sua posição. 
110112 = (1 x 24) + (1 x 23) + (0 x 22) + (1 x 21) + (1 x 20) = 2710 
 
 
 
 
Revisão de Circuitos Combinatórios 
FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 4 
- Conversões Decimal-Binário – O método usado é o das divisões 
sucessivas: 
 
- Conversão Octal-Decimal – Cada dígito tem um peso correspondente à 
sua posição. 
3728 = (3 x 82) + (7 x 81) + (2 x 80) = 25010 
 
- Conversão Decimal-Octal– O método usado é o das divisões sucessivas: 
 
- Conversão Octal-Binário – Cada dígito octal é convertido para o seu 
correspondente em binário. 
 
Dígito Octal 0 1 2 3 4 5 6 7 
Equivalente Binário 000 001 010 011 100 101 110 111 
 
4728 = (100) (111) (010) = 1001110102 
 
- Conversão Binário-Octal – O número binário é dividido em grupos de 3 
dígitos iniciando-se a partir do dígito de menor peso. Cada grupo é 
convertido no seu correspondente octal. 
1001110102 = (100) (111) (010) = 4728 
 
- Conversão Hexadecimal-Decimal – Cada dígito tem um peso 
correspondente à sua posição. 
2AF16 = (2 x 162) + (10 x 161) + (15 x 160) = 68710 
 
- Conversão Decimal-Hexadecimal – O método usado é o das divisões 
sucessivas: 
 
- Conversão Hexadecimal-Binário – Cada dígito hexadecimal é convertido 
para o seu correspondente em binário. 
9F216 = (1001) (1111) (0010) = 1001111100102 
 
- Conversão Binário-Hexadecimal – O número binário é dividido em grupos 
de 4 dígitos iniciando-se a partir do dígito de menor peso. Cada grupo é 
convertido no seu correspondente hexadecimal. 
11101001102 = (0011) (1010) (0110) = 3A616 
 
 
Revisão de Circuitos Combinatórios 
FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 5 
- Código BCD – O código BCD não constitui um sistema de numeração. Ele 
apenas relaciona cada dígito do sistema decimal com um grupo de 4 dígitos 
do sistema binário. 
 
87410 = (1000) (0111) (0100) = 100001110100 (BCD) 
 
 
Relacionando as Representações 
 
Tabela 1-1 
Decimal Binário Octal Hexadecimal BCD 
0 0 0 0 0000 
1 1 1 1 0001 
2 10 2 2 0010 
3 11 3 3 0011 
4 100 4 4 0100 
5 101 5 5 0101 
6 110 6 6 0110 
7 111 7 7 0111 
8 1000 10 8 1000 
9 1001 11 9 1001 
10 1010 12 A 0001 0000 
11 1011 13 B 0001 0001 
12 1100 14 C 0001 0010 
13 1101 15 D 0001 0011 
14 1110 16 E 0001 0100 
15 1111 17 F 0001 0101 
 
 
1.5- Portas Lógicas e Álgebra Booleana 
 
 A álgebra booleana é a ferramenta fundamental para descrever a 
relação entre as saídas de um circuito lógico e suas entradas através de uma 
equação (expressão booleana). Existem três operações básicas: OR (OU), 
AND (E) e NOT (NÃO). 
 
 
Operação Lógica OR (OU) 
 
 
 
Fig. 1-3: Porta OR (OU) 
 
 
 
Revisão de Circuitos Combinatórios 
FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 6 
Operação Lógica AND (E) 
 
 
 
Fig. 1-4: Porta AND (E) 
 
 
Operação Lógica NOT (INVERSORA) 
 
 
 
Fig. 1-5: Porta NOT (INVERSORA) 
 
 
 
Descrevendo Circuitos Lógicos Algebricamente 
 
 Qualquer circuito lógico pode ser descrito usando as portas AND, OR e 
NOT. Essas três portas são os blocos básicos na construção de qualquer 
sistema digital. 
 
 
 
Fig. 1-6: Circuito Lógico e sua Expressão Lógica 
 
 
 
 
 
 
 
 
 
 
 
 
Revisão de Circuitos Combinatórios 
FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 7 
Implementando Circuitos Lógicos a partir de Expressões Booleanas 
 
 Podemos usar a expressão booleana para gerar o circuito lógico. Por 
exemplo: 
 
 
 
Fig. 1-7: Expressão Lógica e seu Circuito Lógico 
 
 
Portas NOR e NAND 
 
 Outros tipos de portas lógicas existentes são as portas NOR e NAND, 
que na verdade são combinações das portas OR, AND e NOT. 
 
 
 
Fig. 1-8: Portas NOR e NAND 
 
 
 
 
 
 
 
 
 
Revisão de Circuitos Combinatórios 
FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 8 
1.6- Teoremas da Álgebra de Boole 
 
 Esses teoremas, aplicados na prática, visam simplificar as expressões 
booleanas e consequentemente os circuitos gerados por estas expressões. 
 
 
Teoremas Booleanos 
 
 
 
Teoremas de DeMorgan 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
Revisão de Circuitos Combinatórios 
FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 9 
1.7- Universalidade das Portas NAND e NOR 
 
 Qualquer expressão lógica pode ser implementada usando apenas 
portas NAND ou portas NOR. Isso porque podemos representar portas OR, 
AND ou NOT usando apenas portas NAND ou NOR. 
 
 
 
Fig. 1-9: Uso de PORTAS NAND para implementar outras funções booleanas. 
 
 
1.8- Simplificação de Circuitos Lógicos 
 
 Depois de encontrada a expressão de um circuito lógico, podemos 
reduzi-la para uma forma mais simples. A intenção é diminuir o número de 
variáveis nessa expressão, o que significa diminuir o número de portas lógicas 
e conexões em um circuito lógico. 
 
Simplificação Algébrica 
 
 A simplificação algébrica é feita com o uso dos teoremas da álgebra 
booleana e de DeMorgan. Exemplo: 
 
Revisão de Circuitos Combinatórios 
FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 10 
1.9- Projetando Circuitos Lógicos 
 
 Passos para o projeto completo de um circuito lógico: 
 
a) Montar a tabela-verdade: 
 
A B C x 
0 0 0 0 
0 0 1 0 
0 1 0 0 
0 1 1 1 
1 0 0 0 
1 0 1 1 
1 1 0 1 
1 1 1 1 
 
b) Analisar a saída: 
 
Quando qualquer entrada de uma porta OR for “1” então a saída será “1”. 
Então podemos deduzir que a saída x é uma operação OR de todos os casos 
em que a saída x é “1”. Cada caso corresponde a uma operação lógica AND 
com todas as variáveis de entrada. 
 
 
 
c) Simplificar a expressão lógica obtida: 
 
A expressão pode ser reduzida a um número menor de termos se 
aplicarmos os teoremas booleanos e de DeMorgan. 
 
 
 
d) Implementar o circuito através da expressão lógico: 
 
 
 
Fig. 1-10: Circuito lógico final 
 
Revisão de Circuitos Combinatórios 
FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 11 
1.10- Método do Mapa de Karnaugh para Simplificação 
Circuitos Lógicos 
 
 
 Vamos usar a tabela anterior como exemplo. 
 
 
 
1.11- Outras Portas Lógicas 
 
Circuito XOR 
 
 
Fig. 1-11: Porta XOR (OU-Exclusivo) 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
Revisão de Circuitos Combinatórios 
FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 12 
Circuito XNOR 
 
 
 
Fig. 1-12: Porta XNOR (NOU-Exclusivo) 
 
 
1.12- Circuitos Integrados Lógicos 
 
 Exemplos de circuitos integrados lógicos: 
 
 
 
Fig. 1-13: Circuito integrado 74LS08 (4 portas AND de 2 entradas) 
 
 
 
 
 
 
 
 
 
 
 
 
 
Revisão de Circuitos Combinatórios 
FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 13 
 
 
Fig. 1-14: Circuito integrado 74LS04 (6 portas inversoras) 
 
 
 
 
Fig. 1-15: Circuito integrado 74LS32 (4 portas OR de 2 entradas) 
 
 
Outros: 
- 7400 – Quatro portas NAND 
- 7402 – Quatro portas NOR 
- 7486 – Quatro portas XOR 
- 74266 – Quatro portas XNOR 
 
Famílias Lógicas de Circuitos Integrados 
FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 14 
2. Famílias Lógicas de Circuitos Integrados 
 
 
2.1- Introdução 
 
Circuitos integrados são amplamente usados na construção de sistemas 
digitais. Isso porque eles têm muito mais circuitos em um pequeno 
encapsulamento e são mais confiáveis. 
 
 
2.2- Terminologia de Circuitos Integrados Digitais 
 
Os fabricantes de circuitos integrados digitais seguem praticamente o 
mesmo padrão de nomenclatura e terminologia: 
 
a) Tensão e Corrente: 
 
- VIH(min) – Mínima Tensão de Entrada em Nível Alto. 
- VIL(max) – Máxima Tensão de Entrada em Nível Baixo. 
- VOH(min) – Mínima Tensão de Saída em Nível Alto. 
- VOL(max) – Máxima Tensão de Saída em Nível Baixo. 
 
- IIH – Corrente de Entrada em Nível Alto. 
- IIL – Corrente de Entrada em Nível Baixo. 
- IOH – Corrente de Saída em Nível Alto. 
- IOL – Corrente de Saída em Nível Baixo. 
 
 
 
Fig. 2-1: Tensões e correntes em nível lógico 1 e 0 
 
 
b) Fan-Out 
 
O Fan-Out corresponde ao número máximo de entradas lógicas que 
uma saída de um circuito lógico pode acionar. Se esse número for excedido, os 
níveis de tensão e corrente não serão garantidos. 
 
 
 
 
 
 
Famílias Lógicas de Circuitos Integrados 
FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 15 
c) Atrasos de Propagação 
 
Um sinal lógico, ao atravessar um circuito, sofre um atraso. Existem dois 
tipos de atraso: 
 
- tPLH – Tempo de atraso do estado lógico “0” para o “1”. 
- tPHL – Tempo de atraso do estado lógico “1” para o “0”. 
 
 
 
Fig. 2-2: Atrasos de propagação 
 
Os valores dos temposde atrasos de propagação são usados para 
medição de velocidade em circuitos lógicos. 
 
 
d) Potência 
 
Como todo circuito elétrico, um circuito lógico consome uma certa 
quantidade de potência. Essa potência é fornecida por fontes de alimentação e 
esse consumo deve ser levado em consideração em um sistema digital. 
Se um circuito integrado consome menos potência poderemos ter uma 
fonte de menor capacidade e com isso reduziremos os custos do projeto. 
 
 
e) Velocidade x Potência 
 
Um circuito digital ideal é aquele que possui o menor consumo de 
potência e o menor atraso de propagação. Em outras palavras, o produto de 
velocidade e potência deve ser o menor possível. 
 
f) Imunidade ao Ruído 
 
Ruídos são sinais indesejáveis gerados por campos eletromagnéticos 
podem afetar o funcionamento de um circuito lógico. Esses sinais podem fazer 
com que a tensão de entrada de um circuito lógico caia abaixo de VIH(min) ou 
aumente além de VIL(max), gerando falsos sinais. 
A imunidade ao ruído se refere à capacidade de um circuito lógico de 
rejeitar esse ruído. 
 
 
 
Famílias Lógicas de Circuitos Integrados 
FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 16 
 
 
Fig. 2-3: Margens de ruído 
 
 
g) Níveis de Tensão Inválidos 
 
Circuitos lógicos só trabalharão confiavelmente com níveis de tensão 
especificados pelos fabricantes, ou seja, as tensões devem ser menores que 
VIL(max) e maiores que VIH(min) – fora da faixa de indeterminação – e com 
alimentação adequada. 
 
 
h) Fornecimento de Corrente e de Absorção de Corrente 
 
O fornecimento de corrente é mostrado na fig. 2-4. Quando a saída da 
porta lógica 1 está em ALTO, ela fornece uma corrente IIH para a entrada da 
porta lógica 2. 
 
 
 
Fig. 2-4: Porta de acionamento fornecendo corrente para a porta de carga 
 
 
 
 
 
 
 
 
 
 
Famílias Lógicas de Circuitos Integrados 
FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 17 
A absorção de corrente é mostrada na fig. 2-5. Quando a saída da porta 
lógica 1 está em BAIXO, ela absorve uma corrente IIL para a entrada da porta 
lógica 2. 
 
 
 
Fig. 2-5: Porta de acionamento absorvendo corrente da porta de carga 
 
 
i) Encapsulamentos de Circuitos Integrados 
 
Alguns tipos de encapsulamentos de circuitos integrados são mostrados na 
fig. 2-6. 
 
Fig. 2-6: Encapsulamentos mais comuns de circuitos integrados 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
Famílias Lógicas de Circuitos Integrados 
FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 18 
2.3- Família Lógica TTL 
 
 Um circuito básico utilizado na lógica-transistor-transistor é mostrado na 
fig. 2-7: 
 
 
Fig. 2-7: Porta NAND básica TTL e equivalente a diodo para Q1 
 
 Esse circuito representa uma porta NAND TTL. Uma das principais 
características desse circuito são os dois emissores do transistor Q1. Na 
mesma figura está o circuito equivalente a diodo de Q1. 
 Outra característica construtiva importante desse circuito é sua saída 
totem-pole, que impede que os dois transistores (Q3 e Q4) conduzam ao 
mesmo tempo. 
 
 
- Operação do Circuito – Saída em Nível Baixo 
 
 A saída em nível baixo é conseqüência de entradas A e B em nível alto 
(+ 5 V). Nesse caso, Q1 ficará cortado e Q2 conduzirá (ver circuito 
equivalente). A corrente fluirá do emissor de Q2 para a base de Q4 e o faz 
conduzir. 
A tensão no coletor de Q2 é insuficiente para Q3 conduzir. Essa tensão 
está em torno de 0,8 V (0,7 V da junção B-E de Q4 + 0,1 V de Vce (sat) de Q2). 
Para o transistor Q3 conduzir é necessário que sua junção B-E e o diodo D1 
esteja diretamente polarizado. 
Com Q4 conduzindo, a tensão de saída é muito baixa (< 0,4 V), ou nível 
baixo (“0”). 
 
 
- Operação do Circuito – Saída em Nível Alto 
 
 Para que a saída de uma porta NAND fique em alto, pelo menos uma 
das entradas A ou B deverá ser zero. Nessa condição haverá condução de Q1 
por um de seus emissores, ou pelos dois (ver circuito equivalente ), fazendo 
com que Q2 fique cortado. 
Famílias Lógicas de Circuitos Integrados 
FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 19 
 Com Q2 cortado não haverá corrente na base de Q4 e ele ficará cortado 
também. Sem corrente no coletor de Q2, a tensão na base de Q3 é suficiente 
para que ele entre em condução. 
 Com Q3 conduzindo, a tensão na saída ficará em torno de 3,4 V a 3,8 V 
(sem carga), devido às quedas na junção B-E de Q3 e ao diodo D1. Com carga 
essa tensão deverá diminuir. 
 
 
- Absorção de Corrente 
 
 Uma saída TTL em nível baixo age como um absorvedor de corrente 
pois ela recebe a corrente da entrada da porta que está acionando. 
 
 
- Fornecimento de Corrente 
 
 Uma saída TTL em nível alto age como fornecedora de corrente. Na 
verdade essa corrente tem um valor muito baixo, causada pela fuga de 
polarização reversa do “diodo” (junção B-E) de Q1. 
 
 
- Outras Portas TTL 
 
 Praticamente todas as outras portas lógicas possuem o mesmo circuito 
básico da porta NAND TTL. Outros circuitos internos são colocados apenas 
para implementar a lógica desejada. 
 
 
2.4- Características da Série TTL Padrão 
 
- Faixas de Tensão de Alimentação e de Temperatura 
 
Existem duas séries de TTL padrão diferenciadas pela faixa de tensão 
de alimentação e temperatura: a série 74 e a série 54. 
 A série 74 utiliza alimentação entre 4,75 V e 5,25 V e opera entre 0º a 
70º C. A série 54 utiliza alimentação entre 4,5 V e 5,5 V e opera entre -55º a 
125º C. 
 
- Níveis de Tensão 
 
VIL(max) – 0,8 V 
VOL(max) – 0,4 V 
 
Existe uma margem de segurança de uma saída para a entrada, 
chamada de margem de ruído, de 0,4 V (0,8 V – 0,4 V). 
 
VIH(min) – 2,0 V 
VOH(min) – 2,4 V 
 
A margem de ruído também é de 0,4 V (2,4 V – 2,0 V). 
Famílias Lógicas de Circuitos Integrados 
FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 20 
 
- Faixas Máximas de Tensão 
 
As tensões máximas de trabalho de um TTL padrão não devem 
ultrapassar 5,5 V. Uma tensão maior de 5,5 V aplicada a um emissor de 
entrada pode causar dano na junção B-E de Q1. Tensões menores que –0,5 V 
também podem danificar o componente. 
 
- Dissipação de Potência 
 
Uma porta NAND TTL padrão consome, em média, 10 mW. 
 
- Atrasos de Propagação 
 
A porta AND TTL padrão tem atrasos de propagação típicos de 
tPLH = 11 ns e tPHL = 7 ns, resultando num atraso de propagação médio tPD(med) 
de 9 ns. 
 
- Fan-Out 
 
Uma saída TTL padrão pode acionar 10 entradas TTL padrão. 
 
 
2.5- Séries TTL Aperfeiçoadas 
 
- Séries 74L e 74H 
 
Estas séries são versões TTL para baixa potência (74L) e alta 
velocidade (74H). A primeira consumia 1 mW e tinha um tempo de atraso de 
propagação de 33 ns e a segunda consumia 23 mW, com um tempo de atraso 
de propagação de 6 ns. 
Não são mais fabricadas atualmente. 
 
 
- TTL Schottky, Série 74S 
 
Esta série utiliza diodos Schottky entre a base e o coletor dos seus 
transistores, evitando que eles trabalhem saturados. Com isso o tempo de 
resposta do circuito é mais rápido. Por exemplo, a porta NAND 74S00 tem um 
atraso médio de 3 ns, mas um consumo de potência de 20 mW. 
 
 
- TTL Schottky de Baixa Potência, Série 74LS (LS-TTL) 
 
A série 74LS é uma versão de menor potência e menor velocidade da 
série 74S. Ela utiliza a combinação transistor/diodo Schottky, mas com valores 
maiores de resistores de polarização, o que diminui o consumo. 
Uma porta NAND 74LS tem um atraso típico de propagação de 9,5 ns e 
dissipação média de potência de 2 mW. 
 
Famílias Lógicas de Circuitos Integrados 
FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 21 
- TTL Schottky Avançada, Série 74AS (AS-TTL) 
 
A série 74AS surgiu como uma melhoria da série 74S. Possui velocidade 
e fan-out maiores e um menor consumo se comparado com a série 74S. 
 
 
- TTL Schottky Avançada de Baixa Potência, Série 74ALS 
 
Esta série surgiu como uma melhoria da série 74SL. 
 
 
- TTL Fast – 74F 
 
Esta é a série TTL mais nova. Ela utiliza uma técnica de fabricação de 
circuitos integrados que reduz as capacitâncias entre os dispositivosinternos 
visando reduzir os atrasos de propagação. 
 
 
- Comparação das Características das Séries TTL 
 
Tabela 2-1: 
Índices de performance 74 74S 74LS 74AS 74ALS 74F 
Atraso de propagação (ns) 9 3 9,5 1,7 4 3 
Dissipação de potência (mW) 10 20 2 8 1,2 6 
Produto velocidade-potência (pJ) 90 60 19 13,6 4,8 18 
Taxa máxima de clock (MHz) 35 125 45 200 70 100 
Fan-out (mesma série) 10 20 20 40 20 33 
 
 
Tabela 2-2: 
Parâmetros de tensão 74 74S 74LS 74AS 74ALS 74F 
VOH (min) 2,4 2,7 2,7 2,5 2,5 2,5 
VOL (max) 0,4 0,5 0,5 0,5 0,4 0,5 
VIH (min) 2,0 2,0 2,0 2,0 2,0 2,0 
VIL (max) 0,8 0,8 0,8 0,8 0,8 0,8 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
Famílias Lógicas de Circuitos Integrados 
FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 22 
2.6- Fan-Out e Carregamento para TTL 
 
 O fan-Out corresponde ao número máximo de entradas lógicas que uma 
saída de um circuito lógico pode acionar. Esse número máximo está 
diretamente ligado à capacidade do circuito integrado de absorver ou fornecer 
corrente. 
 
Fig. 2-8: Saída TTL padrão no estado BAIXO acionando várias entradas 
 
 Do circuito vemos que IOL é a soma das correntes IIL de cada entrada. 
Essa corrente causa uma queda de tensão VOL, que não deve ser maior que 
VOL(max). Isso limita a corrente IOL e o número de cargas que podem ser 
acionadas. 
 
 
Fig. 2-9: Saída TTL padrão no estado ALTO acionando várias entradas 
 
 
 Nas fig. 2-8 e fig. 2-9, vemos que IOH é a soma das correntes IIH de cada 
entrada. Se cargas em excesso estiverem sendo acionadas, a corrente IOL 
aumentará de tal forma que o nível VOH caia para valores menores que 
VOH(min). Esse fato também limita o número de cargas acionadas e a corrente 
IOH. 
 
Famílias Lógicas de Circuitos Integrados 
FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 23 
- Determinando o Fan-Out 
 
 Por exemplo, a série 74 possui: 
IIL (max) = 1,6 mA 
IOL (max) = 16 mA 
 
Fan-out (BAIXO) = 
IL
OL
I
I = 
mA 1,6
mA 16 = 10 
 
IIH (max) = 40 µA 
IOH (max) = 400 µA 
 
Fan-out (ALTO) = 
IH
OH
I
I = μA 40
μA 400 = 10 
 
 O fan-out é 10 para ambos os casos. Se os valores de fan-out forem 
diferentes, o fan-out será o menor deles. 
 
Importante: 
- A soma das correntes IIH de todas as entradas conectadas em uma saída 
deve ser menor do que a especificação do IOH da saída; 
- A soma das correntes IIL de todas as entradas conectadas em uma saída 
deve ser menor do que a especificação do IOL da saída; 
 
 
2.7- Outras Características TTL 
 
- Entradas Desconectadas (Flutuando) 
 
Entradas desconectadas (abertas) em circuitos TTL se comportam como 
se o nível lógico “1” fosse aplicado à essa entrada. Embora a lógica esteja 
correta, entradas desconectadas se comportam como captadoras de ruídos, 
fazendo com que o circuito lógico não trabalhe corretamente. 
 
- Entradas Não-Usadas 
 
 
 
Fig. 2-10: Três maneiras de tratar entradas lógicas não usadas 
 
 
 
Famílias Lógicas de Circuitos Integrados 
FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 24 
- Transientes de Corrente 
 
A configuração totem-pole usada nas saídas dos circuitos TTL tem um 
inconveniente: durante a transição da saída de BAIXO para ALTO ocorre um 
pico de corrente porque ambos os transistores de saída estão conduzindo. 
Esse pico pode chegar a 50 mA, corrente que é drenada da fonte que alimenta 
o circuito. 
Em um sistema digital existem vários saídas TTL trocando de estado ao 
mesmo tempo e drenando da fonte picos de corrente. Esse efeito causa uma 
variação na tensão da fonte e se não for devidamente filtrado pode causar 
sérios problemas ao sistema. 
É usual a colocação de capacitores cerâmicos de 10 nF a 100 nF entre 
os terminais Vcc e GND – alimentação e terra – dos circuitos integrados. 
 
 
 
2.8- Conectando Saídas TTL Juntas 
 
 Existem situações nas quais é vantajoso conectar as saídas de dois ou 
mais portas lógicas ou circuitos. Entretanto, configuração totem-pole não nos 
permite conectar saídas TTL juntas. Para fazermos isso existem outros tipos de 
estrutura de saída. 
 
 
- Saídas Coletor Aberto 
 
Os circuitos TTL com saídas em coletor aberto só possuem um transistor 
de saída. Quando esse transistor estiver acionado, a saída terá nível BAIXO. 
Caso contrário, a saída estará flutuando. Para se obter o nível ALTO na saída 
um resistor externo de pull-up é conectado. 
 
Fig. 2-11: Circuito TTL coletor aberto com resistor de pull-up externo 
 
 
 
 
 
 
Famílias Lógicas de Circuitos Integrados 
FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 25 
- Conexão Wired-AND 
 
Dispositivos com saídas em coletor aberto podem ter suas saídas 
conectadas juntas de maneira segura. Uma situação onde esse tipo de 
conexão é usada é mostrada na fig. 2-12: 
 
 
 
 Fig. 2-12: Conexão wired-AND utilizando portas com coletor aberto 
 
Esse tipo de conexão é chamado de conexão wired-AND porque é 
equivalente à operação lógica AND. Esta configuração elimina a necessidade 
de uma porta AND real. 
 
- Buffers/Drivers de Coletor Aberto 
 
Todo circuito lógico que é chamado buffer, driver ou buffer/driver é 
projetado para suportar uma corrente e/ou uma capacidade de tensão maior do 
que um circuito lógico comum. 
 Por exemplo, o 7406 com saída em coletor aberto pode acionar cargas 
de 24 V a 25 mA. 
 
 
- Simbologia para Saídas em Coletor Aberto 
 
Fig. 2-13: Simbologia de portas lógicas com coletor aberto 
 
 
 
 
 
Famílias Lógicas de Circuitos Integrados 
FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 26 
2.9- Tristate (Terceiro Estado) para o TTL 
 
 O terceiro estado, ou tristate, ocorre quando a saída de um dispositivo 
TTL apresenta alta impedância. Nessa condição, os dois transistores de saída 
do dispositivo estarão cortados e o terminal de saída não terá nível alto nem 
baixo (saída fica praticamente aberta). Para que o dispositivo lógico entre nesta 
condição, uma entrada chamada Habilitação (Enable) é acionada. 
 
Fig. 2-14: Simbologia de um inversor TTL tristate 
 
 
- CIs Tristate 
 
Existem vários circuitos integrados lógicos tristate. Por exemplo, o 
74LS125 e o 74LS126, que são buffers tristate. Os circuitos lógicos tristate são 
bastante usados em sistemas que utilizam barramento de dados. 
 
 
Fig. 2-15: Buffers tristates usados para conectar diversos sinais em um 
barramento comum 
 
 
- Simbologia para as Saídas Tristate 
 
 
Fig. 2-16: Simbologia de um buffer com saída tristate 
 
Famílias Lógicas de Circuitos Integrados 
FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 27 
2.10- Circuitos Integrados Digitais MOS 
 
 A maioria dos circuitos digitais MOS (metal oxide semiconductor – 
semicondutor com óxido metálico) é constituída de transistores de efeito de 
campo (MOSFET). Eles são menores, consomem pouco e são mais fáceis de 
fabricar. 
Dispositivos MOS podem conter um número maior de elementos de 
circuitos em um único encapsulamento do que os circuitos integrados 
bipolares. A grande desvantagem dessa tecnologia é sua susceptibilidade a 
danos provocados por eletricidade estática. 
 
 
2.11- O MOSFET 
 
 
 
Fig. 2-17: Estados de comutação do MOSFET canal-N 
 
 
 
2.12- Circuitos Digitais com MOSFETs 
 
 Os circuitos digitais que utilizam MOSFETs podem ser divididos em três 
categorias: P-MOS, que utiliza MOSFETs com canal-P; N-MOS, que utiliza 
MOSFETs com canal-N; e CMOS (MOS Complementar) que utiliza ambos. Os 
circuitos P-MOS não são mais encontrados. 
 
 
 
 
 
 
 
 
 
 
 
Famílias Lógicas de Circuitos Integrados 
FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 28 
- Inversor N-MOS 
 
A fig. 2-18 mostra um circuito básico de um INVERSOR N-MOS: 
 
 
Fig. 2-18: Inversor N-MOS 
 
O circuito acima mostra dois MOSFETs canal-N. O transistor Q1 é 
chamado MOSFET de carga e Q2 é chamado de MOSFET de comutação. O 
transistor Q1 está sempre conduzindo e funciona como se fosse um resistor de 
carga. 
 
- NAND N-MOS e NOR N-MOS 
 
A fig. 2-19 mostra os circuitos básicos das portas NAND N-MOS e NOR 
N-MOS: 
 
 
Fig. 2-19: PortasNAND N-MOS e NOR N-MOS 
 
 
Famílias Lógicas de Circuitos Integrados 
FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 29 
2.13- Características da Lógica MOS 
 
 Se comparadas com famílias lógicas bipolares, as famílias lógicas N-
MOS e P-MOS têm velocidade de operação menor, necessitam de menor 
potência, têm uma margem de ruído melhor, possuem uma faixa maior para a 
tensão de alimentação, um fan-out maior e menos espaço de área no chip. 
 
 
- Velocidade de Operação 
 
O atraso de propagação típico de uma porta NAND N-MOS é de 50 ns. 
A resistência de saída alta no estado ALTO e capacitâncias parasitas de 
entrada contribuem para aumentar esse atraso. 
 
 
- Margem de Ruído 
 
Para VDD = 5 V, as margens de ruído para a família N-MOS é de 
aproximadamente 1,5 V. A margem de ruído aumenta proporcionalmente para 
valores maiores de VDD. 
 
 
- Fan-Out 
 
Devido à alta resistência de entrada do MOSFET, o fan-out da família 
MOS é muito alto. O fan-out é limitado apenas pelas capacitâncias de entrada 
da porta que, em altas freqüências, pode deteriorar o sinal digital. Mesmo 
assim, o fan-out chega a 50 para a família MOS. 
 
 
- Consumo de Potência 
 
Por usar altas resistências, os circuitos lógicos MOS consomem 
pequenas quantidades de potência. 
 
 
- Complexidade do Processo de Fabricação 
 
A família lógica MOS possui um processo de fabricação bem mais 
simples do que a família TTL porque utiliza apenas MOSFETs. 
 
 
- Sensibilidade à Eletricidade Estática 
 
A família lógica MOS é bastante susceptíveis a danos causados por 
eletricidade estática. Uma descarga eletrostática supera a capacidade de 
isolamento elétrico da camada de óxido danificando permanentemente o 
dispositivo. 
 
 
Famílias Lógicas de Circuitos Integrados 
FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 30 
Recomendações: 
- Conecte todos os equipamentos que for manusear no terra da rede; 
- Conecte-se ao terra com o uso de uma pulseira especial; 
- Evite tocar os pinos dos circuitos integrados. Coloque-os imediatamente no 
circuito; 
- Mantenha os circuitos integrados em suas embalagens protetoras (espumas 
condutoras). Não deixe-os fora de suas embalagens. 
 
Todas essas recomendações também valem para placas de circuito 
impresso (computadores, equipamentos etc). 
 
 
2.14- Lógica MOS Complementar 
 
 A família lógica MOS Complementar (CMOS) utiliza MOSFETs tanto de 
canal-P quanto de canal-N. Isso torna o CMOS mais rápido e com menor 
consumo de potência em comparação com as outras famílias MOS. Em 
contrapartida, os circuitos integrados CMOS têm maior grau de complexidade 
para a fabricação e menor densidade de integração (ocupam maior área de 
chip). 
 
 
- Inversor CMOS 
 
 O circuito básico do INVERSOR CMOS é mostrado na fig. 2-20: 
 
Fig. 2-20: Inversor C-MOS 
 
 
 
 
 
 
 
 
Famílias Lógicas de Circuitos Integrados 
FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 31 
- NAND CMOS e NOR CMOS 
 
 A fig. 2-21 mostra o circuito básico das portas NAND CMOS e NOR 
CMOS: 
 
 
Fig. 2-21: Portas NAND CMOS e NOR CMOS 
 
 
 
2.15- Características da Série CMOS 
 
 
- Série 4000/14000 
 
A série 4000 e a série 14000 são equivalentes. Os circuitos integrados 
dessas duas séries têm um consumo muito baixo e podem operar de 3 a 15 V. 
São muito lentos quando comparados com TTL e possuem corrente de saída 
muito baixa. 
 
 
- Série 74C 
 
Série CMOS compatível pino a pino e funcionalmente equivalente a 
componentes TTL. Quanto à performance, a série 74C possui quase todas as 
características da série 4000. 
 
 
 
 
 
Famílias Lógicas de Circuitos Integrados 
FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 32 
- 74HC/HCT (High Speed CMOS – CMOS de Alta Velocidade) 
 
Versão aperfeiçoada da série 74C. Possui maior velocidade e maior 
capacidade de corrente. Componentes das séries 74HC e 74HCT são 
compatíveis pino a pino com componentes da série TTL. A série 74HC não é 
eletricamente compatível com TTL. 
 
 
- 74AC/ACT (CMOS Avançado) 
 
Esta série apresenta uma melhoria no que se refere a imunidade a ruído, 
atraso de propagação e máxima freqüência de clock. Não são compatíveis pino 
a pino com TTL. A série 74AC não é compatível eletricamente com TTL. 
 
 
- 74AHC (Advanced High-Speed CMOS – CMOS Avançado de Alta 
Velocidade) 
 
Esta é a mais recente série utilizada em aplicações de alta velocidade, 
baixo consumo e baixa capacidade de acionamento. 
 
 
- Tensão de Alimentação 
 
As séries 4000/14000 e 74C podem operar com VDD de 3 a 15 V. As 
séries 74HC/HCT e 74AC/ACT podem operar com VDD de 2 a 6 V. 
 
 
- Níveis de Tensão Lógicos 
 
Tabela 2-3: 
 Parâmetro 
 VIH(min) VIL(max) VOH(min) VOL(max) VNH VNL 
4000B 3,5 1,5 4,95 0,05 1,45 1,45 
74HC 3,5 1,0 4,9 0,1 1,4 0,9 
74HCT 2,0 0,8 4,9 0,1 2,9 0,7 
74AC 3,5 1,5 4,9 0,1 1,4 1,4 
74ACT 2,0 0,8 4,9 0,1 2,9 0,7 
74AHC 3,85 1,65 4,4 0,44 0,55 1,21 
CMOS 
74AHCT 2,0 0,8 3,15 0,1 1,15 0,7 
74 2,0 0,8 2,4 0,4 0,4 0,4 
74LS 2,0 0,8 2,7 0,5 0,7 0,3 
74AS 2,0 0,8 2,7 0,5 0,7 0,3 TTL 
74ALS 2,0 0,8 2,7 0,4 0,7 0,4 
 
 Níveis de tensão (em volts) de entrada/saída com VDD = VCC = +5 V. 
 
 
 
Famílias Lógicas de Circuitos Integrados 
FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 33 
- Margens de Ruído 
 
De um modo geral, os dispositivos CMOS têm margens de ruído maior 
que os TTL (tabela anterior). As margens de ruído são calculadas a partir da 
fórmula: 
 
VNH = VOH(min) - VIH(min) 
VNL = VOL(max) - VIL(max) 
 
 
- Dissipação de Potência 
 
Quando o circuito lógico CMOS está estático (não está comutando), sua 
dissipação de potência é muito baixa. Para VDD = +5 V, a dissipação típica de 
potência DC é de 2,5 nW. Para VDD = +10 V, este valor aumenta para apenas 
10 nW. 
 
 
- Dissipação de Potência Aumenta com a Freqüência 
 
A dissipação de potência em um circuito lógico CMOS aumenta com a 
freqüência de comutação de sua saída. 
Quando uma saída CMOS comuta de BAIXO para ALTO, uma corrente 
transiente deve ser fornecida para a capacitância de carga. Essa capacitância 
corresponde a todas as capacitâncias parasitas das entradas das portas 
lógicas que são acionadas por esta saída. 
 
 
 
Fig. 2-22: Pulsos de corrente devido à capacitância parasita 
 
A fig. 2-22 mostra o efeito da capacitância de carga no momento da 
transição da saída de um circuito CMOS. 
Um outro fator é que durante as transições, por um curto período de 
tempo os dois transistores de saída estarão conduzindo juntos. Esse efeito 
também contribui para o aumento da dissipação de potência. 
 
 
Famílias Lógicas de Circuitos Integrados 
FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 34 
- Fan-Out 
 
O número de entradas CMOS que uma saída CMOS pode acionar é 
limitado pela capacitância de entrada. Quanto maior for o número de entradas 
CMOS, maior é a capacitância de carga vista pela saída CMOS e maior será o 
seu tempo de comutação. Para freqüências menores que 1 MHz, o fan-out está 
limitado a 50. 
 
 
- Velocidade de Comutação 
 
Os dispositivos CMOS têm maior velocidade de comutação em relação 
aos circuitos N-MOS e P-MOS. Isso porque a saída CMOS têm resistência 
menor que as saídas N-MOS e P-MOS. 
Uma porta NAND da série 4000 terá tipicamente um tpd de 50 ns com 
VDD = 5 V, e 25 ns com VDD = 10 V. 
Uma porta NAND da série 74HC/HCT tem um tpd médio em torno de 8 ns 
quando VDD = 5 V. Uma porta NAND 74AC/ACT tem um tpd médio em torno de 
4,7 ns. Uma porta NAND 74AHC tem um tpd médio em torno de 4,3 ns. 
 
 
- Entradas Não-Utilizadas 
 
Entrada CMOS nunca devem ficar desconectadas. Elas devem ser 
conectadas a um nível lógico ou alguma outra entrada. 
Uma entrada CMOS não conectada é susceptível a ruído e a eletricidade 
estática, que poderiam polarizar os MOSFETs para um estado de condução, 
resultando no aumento de dissipação de potência e em possível 
superaquecimento. 
 
 
- Sensibilidade à Eletricidade Estática 
 
A grande resistência das entradas CMOS as torna especialmente 
sensíveis ao acúmulode cargas estáticas, que podem produzir tensões 
suficientemente grandes para danificar os MOSFETs internos. A maioria dos 
circuitos integrados CMOS possui diodos de proteção, que limitam a tensão de 
entrada. 
 
 
 
 
 
 
 
 
 
 
 
 
Famílias Lógicas de Circuitos Integrados 
FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 35 
- Comparação entre as Séries CMOS e TTL 
 
Tabela 2-4: 
Dissipação de 
potência por porta 
(mW) 
 
Estática A 100 kHz 
Atraso de 
propagação 
(ns) 
Velocidade-
potência (a 
100 kHz) 
(pJ) 
Freqüência 
máxima de 
clock (MHz) 
Margem 
de ruído 
no pior 
caso (V) 
4000B 1 x 10-3 0,1 50 5 12 1,5 
74HC/HCT 2,5 x 10-3 0,17 8 1,4 40 0,9 
74AC/ACT 5,0 x 10-3 0,08 4,7 0,37 100 0,7 
74AHC/T 9,0 x 10-5 6,0 x 10-3 3,7 0,02 130 0,55 
74 10 10 9 90 35 0,4 
74LS 2 2 9,5 19 45 0,3 
74AS 8 8 1,7 13,6 200 0,3 
74ALS 1,2 1,2 4 4,8 70 0,4 
 
 Todos os valores são para VDD = 5 V. 
 
 
2.16- Tecnologia de Baixa Tensão 
 
O aumento do número de componentes dentro dos circuitos integrados 
acarreta em um aumento de sua potência consumida e em problemas no 
material isolante entre os seus componentes internos. 
Para solucionar estes problemas surgiram os circuitos integrados que 
utilizam a tecnologia de baixa tensão, ou seja, a tensão é menor que os 5 V: 
 
• Série 74LVC (Low-Voltage CMOS – CMOS de Baixa Tensão) – Utiliza 
lógica de 3,3 V mas pode aceitar níveis lógicos de 5 V em suas entradas. 
• Série 74ALVC(Advanced Low-Voltage CMOS – CMOS de Baixa Tensão 
Avançado) – Oferece melhor performance e trabalha apenas com lógica de 
3,3 V. 
• Série 74LV (Low-Voltage – Baixa Tensão) – Utiliza tecnologia CMOS mas 
opera somente com dispositivos de 3,3 V. 
• Série 74LVT(Low-Voltage BiCMOS Technology – Tecnologia BiCMOS 
de Baixa Tensão) – Oferece as mesmas características da série 74LVC (as 
entradas aceitam níveis lógicos de 5 V) e são eletricamente compatíveis 
com TTL. 
 
Tabela 2-5: 
 LVC ALVC LV LVT 
Vcc (recomendado) 2,0 a 3,6 2,3 a 3,6 2,7 a 3,6 2,7 a 3,6 
tPD (ns) 6,5 3 18 4 
Intervalo para VIH (V) 2,0 a 6,5 2,0 a 4,6 2,0 a Vcc + 0,5 2,0 a 7 
VIL (max) (V) 0,8 0,8 0,8 0,8 
IOH (mA) 24 12 6 32 
IOL (mA) 24 12 6 64 
 
 
 
Famílias Lógicas de Circuitos Integrados 
FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 36 
2.17- Saídas CMOS de Dreno Aberto e Tristate 
 
 Saídas CMOS convencionais nunca devem ser conectadas juntas. 
Quando as saídas CMOS convencionais são colocadas em curto, o valor da 
tensão no terminal de saída comum será de aproximadamente Vcc / 2 se as 
saídas estiverem em níveis diferentes. 
 
 
- Saídas em Dreno Aberto 
 
Dispositivos com dreno aberto são os correspondentes CMOS às saídas 
em coletor aberto TTL. 
 
 
- Saídas Tristate 
 
Dispositivos com saídas tristate têm operação similar à das saídas 
tristate TTL. 
 
 
Fig. 2-23: Portas CMOS com dreno aberto em conexão wire-AND e saídas 
CMOS tristate conectadas em um barramento 
 
 
 
 
 
 
 
 
 
 
 
 
Famílias Lógicas de Circuitos Integrados 
FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 37 
2.18- Interfaceamento de Circuitos Integrados 
 
 Quando utilizamos circuitos integrados de diferentes tecnologias quase 
sempre necessitamos de um circuito de interface. O circuito de interface está 
conectado entre a saída do circuito acionador e a entrada do circuito de carga. 
Sua função é condicionar o sinal vindo do acionador e condicioná-lo de modo a 
torná-lo compatível com os requisitos da carga. 
 
 
Tabela 2-6: 
 Parâmetros 
 VIH (min) 
VIL 
(max) 
VOH 
(min) 
VOL 
(max) 
IIH 
(max) 
IIL 
(max) 
IOH 
(max) 
IOL 
(max) 
4000B 3,5 V 1,5 V 4,95 V 0,05 V 1 µA 1 µA 0,4 mA 0,4 mA 
74HC 3,5 V 1,0 V 4,9 V 0,1 V 1 µA 1 µA 4 mA 4 mA 
74HCT 2,0 V 0,8 V 4,9 V 0,1 V 1 µA 1 µA 4 mA 4 mA 
74AC 3,5 V 1,5 V 4,9 V 0,1 V 1 µA 1 µA 24 mA 24 mA 
74ACT 2,0 V 0,8 V 4,9 V 0,1 V 1 µA 1 µA 24 mA 24 mA 
74AHC 3,85 V 1,65 V 4,4 V 0,44 V 1 µA 1 µA 8 mA 8 mA 
CMOS 
74AHCT 2,0 V 0,8 V 3,15 V 0,1 V 1 µA 1 µA 8 mA 8 mA 
74 2,0 V 0,8 V 2,4 V 0,4 V 40 µA 1,6 mA 0,4 mA 16 mA 
74LS 2,0 V 0,8 V 2,7 V 0,5 V 20 µA 0,4 mA 0,4 mA 8 mA 
74AS 2,0 V 0,8 V 2,7 V 0,5 V 20 µA 0,5 mA 2 mA 20 mA 
74ALS 2,0 V 0,8 V 2,7 V 0,4 V 20 µA 0,1 mA 0,4 mA 8 mA 
TTL 
74F 2,0 V 0,8 V 2,5 V 0,5 V 20 µA 0,6 mA 1 mA 20 mA 
 
 Níveis de tensão e corrente de entrada/saída com VDD = VCC = +5 V. 
 
 
 
2.19- TTL Acionando CMOS 
 
 Quando interfaceamos diferentes tipos de circuitos integrados, devemos 
verificar se o dispositivo acionador pode satisfazer os parâmetros de corrente e 
tensão do dispositivo de carga. 
No caso de um TTL acionar uma carga CMOS, a corrente de saída TTL 
é capaz de satisfazer o requisito de entrada da entrada CMOS. Com relação à 
tensão, os parâmetros VOH(min) de todas as séries TTL são muito baixos 
quando comparados com VIH(min) das séries 4000B, 74HC, 74AC e 74AHC. 
A solução é aumentar a tensão VOH(min) do acionador TTL. Isso é feito 
através de um resistor de pull-up. 
 
 
 
 
 
 
 
 
 
 
Famílias Lógicas de Circuitos Integrados 
FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 38 
 
 
Fig. 2-24: O resistor de pull-up externo aumenta a tensão de saída para 
aproximadamente 5 V no estado ALTO. 
 
 
- TTL Acionando CMOS com Tensão de Alimentação Alta 
 
Os circuitos integrados TTL não podem operar com tensões maiores do 
que 5 V. Quando o dispositivo CMOS estiver operando com alimentação maior 
de 5 V, o resistor de pull-up não poderá ser utilizado. 
A solução é utilizar um buffer coletor aberto (7407) conforme a fig. 2-25: 
 
 
 
Fig. 2-25: O buffer 7407 é usado para interfacear dispositivos TTL que acionam 
cargas CMOS com alimentação maior do que 5 V. 
 
 
2.20- CMOS Acionando TTL 
 
- CMOS Acionando TTL no Estado ALTO 
 
As saídas CMOS podem fornecer tensão suficiente (VOH) para satisfazer 
os requisitos de uma entrada TTL no estado ALTO (VIH). As saídas CMOS 
também podem fornecer corrente suficiente para satisfazer os requisitos de 
corrente de entrada (IIH). 
 
 
 
 
Famílias Lógicas de Circuitos Integrados 
FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 39 
- CMOS Acionando TTL no Estado BAIXO 
 
Nesta situação, as séries 74HC e 74HCT podem acionar apenas uma 
carga TTL. A série 4000B não consegue acionar nenhuma carga TTL. 
A solução é utilizar um buffer tristate (74LS125). Este circuito de 
interface possui corrente de entrada baixa e corrente alta de saída. 
 
 
Fig. 2-26: Um buffer é usado para interfacear componentes CMOS de baixa 
capacidade de corrente com entradas 74LS 
 
 
 
- CMOS com Tensão de Alimentação Alta Acionando TTL 
 
Neste caso é necessário utilizar um circuito de interface que possa 
converter uma entrada de alta tensão para uma saída de 5 V. Um buffer 
(4050B) é utilizado para essa interface. 
 
 
Fig. 2-27: Um buffer 4050 pode ser usado como um conversor de nível entre 
um componente TTL e um outro CMOS com fonte de alimentação de valor 
mais alto 
 
 
 
 
 
 
 
 
 
 
 
Dispositivos de Lógica Programável 
FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 40 
3. Dispositivos de Lógica Programável (PLDs) 
 
 
3.1- Introdução 
 
 A maioria dos circuitos lógicos utilizados são padronizados e possuem 
diversas funções. Além disso, são fabricados por várias indústrias com um 
custo muito baixo. Por essas razões esses circuitos integrados são usados em 
uma grande quantidade de circuitos e sistemas. 
 Entretanto, existem problemas com circuitos que utilizam circuitos 
integrados padronizados. Alguns sistemas podem necessitar de centenas ou 
milhares de circuitos integrados. Essa quantidade enorme de componentes 
necessita de um espaço considerável em uma placa e uma grande quantidade 
de tempo para soldar ou testar esses circuitos integrados. 
 Reduzindo o número de circuitos integrados na placa podemos ter: 
- menor espaço em placa: com placa menores os gabinetes seriam menores 
também; 
- menor consumo de potência; 
- processos de fabricação mais rápidos e baratos; 
- maior confiabilidade: existem menoscircuitos integrados e menos 
conexões sujeitas a falhas; 
- facilidade de manutenção. 
 
 Os dispositivos de lógica programável (PLDs) tem todas estas 
características permitindo assim substituir um grande número de circuitos 
integrados padronizados por um único componente. 
Um PLD é um circuito integrado que contém um grande número de 
portas lógicas, flip-flops e registradores que são interconectados no chip. A 
“programação” do componente pode ser feita queimando-se ou não fusíveis 
que constituem as ligações internas entre os blocos lógicos de acordo com a 
necessidade do usuário. 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
Dispositivos de Lógica Programável 
FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 41 
3.2- Conceito Básico 
 
 A fig. 3-1 mostra a idéia básica utilizada pelos PLDs. 
 
 
Fig. 3-1: Exemplo de um dispositivo de lógica programável 
 
Cada entrada (A e B) é aplicada em um buffer inversor e um não 
inversor que seguem para as portas AND. As saídas das portas AND são 
levadas às entradas de portas OR por meio de fusíveis, que podem gerar 
qualquer combinação com as entradas. Para se obter, por exemplo: 
 
é só queimarmos os fusíveis 1 e 4 da porta OR 1. 
 
 
 
 
 
 
 
 
 
BABAO1 +=
Dispositivos de Lógica Programável 
FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 42 
3.3- Simbologia 
 
 A simbologia de um PLD é mostrada na fig. 3-2: 
 
Fig. 3-2: Simbologia usada em PLDs 
 
 
3.4- Arquitetura de um PLD 
 
- PROM – A PROM é constituída conforme a fig. 3-3: 
 
 
Fig. 3-3: Arquitetura de uma PROM 
 
A PROM pode gerar qualquer função lógica possível das variáveis de 
entrada. 
Dispositivos de Lógica Programável 
FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 43 
- Arranjo de Lógica Programável (PAL) – A PAL pode ser vista conforme 
a fig. 3-4: 
 
 
Fig. 3-4: Arquitetura típica de uma PAL 
 
 A PAL é utilizada em aplicações onde não se necessita que todas as 
combinações sejam programadas. No caso da figura acima, cada saída está 
conectada a apenas quatro saídas das portas AND. 
 
 
Fusível de Polaridade 
 
 O fusível de polaridade é um recurso usado em muitos PLDs para 
inverter qualquer saída do dispositivo. Isso é mostrado na figura a seguir: 
 
 
 
 
 
 
 
 
 
 
 
 
 
Dispositivos de Lógica Programável 
FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 44 
 
 
Fig. 3-5: Uso do fusível de polaridade para inversão da saída 
 
 
3.5- Outros Recursos Disponíveis 
 
 Em circuitos de PLDs ainda podemos encontrar diversos recursos. 
Esses recursos seriam: flip-flops, latches, registradores de entrada e 
registradores de saída. 
 
 
3.6- Outros Tipos de PLDs 
 
FPLA (Field Programmable Logic Array) – O arranjo de lógica programável 
usava uma matriz AND e uma matriz OR, ambas programáveis. Embora a 
FPLA seja mais flexível do que a PAL, ela não foi bem aceita pelos projetistas. 
 
CPLDs (PLDs Complexos) – são dispositivos que combinam vários circuitos 
PAL em um mesmo chip. 
 
FPGAs (Field Programmable Gate Arrays) – Os arranjos de portas 
programáveis em campo oferecem um número de blocos lógicos configuráveis 
que contém lógica combinacional programável e registradores para circuitos 
seqüenciais. Possuem blocos de entrada/saída que podem ser configurados 
como entradas, saídas e bidirecionais. 
 
 
 
 
 
 
Dispositivos de Lógica Programável 
FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 45 
3.7- Programação 
 
 Quando os PLDs apareceram, a programação deles era feita 
queimando-se ou não os fusíveis para se gerar o circuito lógico. Atualmente, 
existem softwares que geram o mapa das conexões internas dos PLDs e ainda 
testam a lógica do circuito. Existem também programadores universais onde o 
PLD é colocado e pode ser programado a partir de um software. 
 
 
 
3.8- PLDs Programáveis 
 
 A programação de um PLD é feita queimando-se um fusível. Uma vez 
queimado o fusível, ele não pode ser recuperado. Tendo em vista esta 
dificuldade, desenvolveu-se, então, um tipo de PLD apagável e reprogramável 
(usando a mesma tecnologia das EEPROMs), que são bastante utilizados em 
desenvolvimento de protótipos de circuitos digitais. 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
Flip-Flops 
FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 46 
4. Flip-Flops 
 
4.1- Introdução 
 
 
 Os circuitos combinacionais são aqueles onde as saídas dependem 
apenas dos níveis lógicos colocados nas entradas. A mesma combinação de 
entrada sempre produzirá o mesmo resultado na saída, porque circuitos 
combinacionais não possuem memória. 
 A maioria dos sistemas digitais é composta tanto por circuitos 
combinacionais como de elementos de memória. O elemento de memória mais 
importante é o flip-flop. 
 
 
4.2- Flip-Flop R-S (Reset – Set) 
 
 O circuito básico do flip-flop R-S é mostrado na fig. 4-1: 
 
 
 
Fig. 4-1: Circuito lógico do flip-flop R-S 
 
O circuito acima mostra que o estado futuro das saídas Q e Q 
dependem R e S e também do estado atual dessas saídas. Isso é mostrado na 
tabela 4-1. 
 
Tabela 4-1: 
Caso S R Qatual Qfuturo futuroQ 
0 0 0 0 0 1 
1 0 0 1 1 0 
2 0 1 0 0 1 
3 0 1 1 0 1 
4 1 0 0 1 0 
5 1 0 1 1 0 
6 1 1 0 1 1 
7 1 1 1 1 1 
 
 Nos casos 0 e 1, com S = 0 e R = 0, as saídas Q e Q permaneceram 
inalteradas (memória). Nos casos 2 e 3, com S = 0 e R = 1, a saída Q foi para 
0 e Q foi para 1. Nos casos 4 e 5, com S = 1 e R = 0, a saída Q foi para 1 e Q 
Flip-Flops 
FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 47 
foi para 0. Nos casos 6 e 7, com S = 1 e R = 1, as saídas Q e Q foram para 1, 
ocasionando um problema, já que as saídas Q e Q devem ser 
complementares. 
 Uma tabela simplificada e o símbolo do flip-flop R-S são mostrados na 
fig. 4-2: 
 
 
Fig. 4-2: Tabela verdade e simbologia do flip-flop R-S 
 
O circuito do flip-flop R-S também pode ser implementado usando portas 
NOR. 
 
 
4.3- Flip-Flops com Clock 
 
 Circuitos que utilizam clock são chamados de circuitos síncronos. Muitos 
flip-flops utilizam um sinal de clock para determinar o momento em que suas 
saídas mudarão de estado. O sinal de clock é comum para todas as partes do 
circuito. 
 Normalmente, o sinal de clock é uma onda quadrada e durante uma 
transição positiva (nível 0 para nível 1) ou transição negativa (nível 1 para nível 
0) a saída poderá mudar de estado. 
 
Fig. 4-3: Simbologia de flip-flops com clock na transição de subida e descida 
 
 
Tempos de Setup e Hold 
 
 Os tempos de setup e hold são parâmetros que devem ser observados 
para que o flip-flop possa trabalhar de modo confiável. O tempo de setup, tS, 
corresponde ao intervalo no qual as entradas devem permanecer estáveis 
antes da transição do clock. O tempo de hold, tH, corresponde ao intervalo no 
qual as entradas devem permanecer estáveis depois da transição do clock. 
 Os tempos de setup e hold mínimos devem ser respeitados para o 
funcionamento confiável do flip-flop. 
 
 
Flip-Flops 
FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 48 
 
 
Fig. 4-4: Tempos de setup e hold 
 
 
4.4- Flip-Flop R-S com Clock 
 
 O símbolo do flip-flop R-S com clock é mostrado na fig. 4-5: 
 
 
Fig. 4-5: Flip-flop R-S com clock 
 
 O circuito interno é mostrado na fig. 4-6: 
 
 
Fig. 4-6: Circuito lógico interno do flip-flop R-S com clock 
 
O detector de transição é um circuito que habilitará, por alguns instantes, 
as entradas SET e RESET, durante a transição de CLOCK. O circuito típico de 
um detector de transição é mostrado na fig. 4-7: 
 
 
 
 
 
 
 
 
 
Flip-Flops 
FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 49 
 
 
Fig. 4-7: Circuitos detectores de transição positiva e negativa 
 
Os tempos dos pulsos de CLK* correspondem aos tempos de atraso da 
porta NOT, em torno de 5 ns. 
 
 
4.5- Flip-Flop J-K 
 
 O símbolo do flip-flop J-K é mostrado na fig. 4-8: 
 
 
Fig. 4-8: Flip-flop J-K 
 
 A operação do flip-flop J-K é semelhante à do flip-flop R-S. A diferença é 
que o flip-flop J-K não possui a condiçãoproibida, ou seja, J = K = 1. Nessa 
situação, a saída será complementada (valor anterior será invertido). 
 O circuito interno do flip-flop J-K é mostrado na fig. 4-9: 
 
 
 
Fig. 4-9: Circuito lógico interno do flip-flop J-K 
Flip-Flops 
FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 50 
 
4.6- Flip-Flop D 
 
 O símbolo do flip-flop D é mostrado na fig. 4-10: 
 
 
Fig. 4-10: Flip-flop D 
 
 O circuito interno do flip-flop D é mostrado na fig. 4-11: 
 
 
 
Fig. 4-11: Circuito lógico interno do flip-flop D 
 
 
4.7- Latch D 
 
 O símbolo lógico do latch D é mostrado na fig. 4-12. Diferentemente do 
flip-flop D, o latch D possui uma entrada EN. Quando esta entrada estiver 
habilitada, a saída é a cópia da entrada. Se ela estiver desabilitada, a saída 
não mudará. 
 
 
 
Fig. 4-12: Latch D 
 
 O circuito interno é mostrado na fig. 4-13: 
 
Fig. 4-13: Circuito interno do latch D 
Flip-Flops 
FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 51 
 
4.8- Entradas Assíncronas 
 
 Todas as entradas dos flip-flops até agora vistos dependem do sinal de 
clock. Estas entradas são chamadas entradas síncronas. Em muitos flip-flops 
existem outras entradas que são chamadas entradas assíncronas, ou seja, não 
dependem do sinal de clock para atuarem. 
 Essas entradas são usadas para colocar o flip-flop no estado “0” ou “1”, 
a qualquer instante. A tabela 4-2 mostra as entradas assíncronas: 
 
Tabela 4-2: 
PRESET CLEAR Resposta do Flip-Flop 
1 1 Operação normal 
0 1 Q = 1 
1 0 Q = 0 
0 0 Não usada 
 
 Para a operação normal do flip-flop, as entradas PRESET e CLEAR 
devem estar em “1”. A qualquer momento podemos forçar a saída Q a ser “0” 
ou “1”. A última combinação não pode ser usada, já que é contraditória. 
 A fig. 4-14 mostra as entradas assíncronas de um flip-flop J-K: 
 
 
Fig. 4-14: Simbologia do flip-flop J-K com as entradas assíncronas 
 
 
 
4.9- Características de Temporizações dos Flip-Flops 
 
 As seguintes características de tempo devem ser respeitadas para o 
funcionamento correto dos flip-flops. 
 
- Tempos de Setup e Hold – Correspondem aos intervalos de tempo que a 
entrada deve permanecer estável antes e depois da transição do clock. 
 
 
- Atrasos de Propagação – Na mudança de estado da saída, sempre 
haverá um atraso entre a aplicação de um sinal na entrada e o momento 
que a saída muda. 
Flip-Flops 
FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 52 
 
 
Fig. 4-15: Atrasos de propagação 
 
 
- Freqüência Máxima de Clock, fMAX – Esta é a freqüência mais alta que 
pode ser aplicada no flip-flop de modo a dispará-lo confiavelmente. 
 
 
- Tempos de Duração do Clock em ALTO e BAIXO – O tempo de duração 
do clock em nível ALTO, tw(H) e o tempo de duração em nível BAIXO, tw(L) 
são mostrados na figura abaixo. 
 
 
Fig. 4-16: Tempos de duração de clock em ALTO e BAIXO 
 
 
- Largura dos Pulsos Assíncronos – Assim como foram definidos larguras 
mínimas de pulsos para o clock, as entradas assíncronas PRESET e 
CLEAR também possuem larguras mínimas de pulsos para uma operação 
correta. 
 
Fig. 4-17: Larguras mínimas de pulsos assíncronos 
 
 
- Tempos de Transição do Clock – Para garantir o funcionamento correto 
do flip-flop, o tempo transição do clock deve ser o menor possível. Para 
dispositivos TTL esse tempo é ≤ 50 ns e para dispositivos CMOS, ≤ 200 ns. 
 
 
Flip-Flops 
FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 53 
4.10- Circuitos Integrados de Flip-Flops 
 
 Alguns circuitos integrados de flip-flops são mostrados abaixo: 
- 7474 – Duplo flip-flop D disparado por borda (TTL); 
- 74LS112 – Duplo flip-flop J-K disparado pela borda (TTL); 
- 74C74 – Duplo flip-flop D disparado pela borda (CMOS); 
- 74HC112 – Duplo flip-flop J-K disparado pela borda (CMOS). 
 
Tabela 4-3: 
TTL CMOS 
Parâmetro de Temporização 
7474 74LS112 74C74 74HC112 
tS (ns) 20 20 60 25 
tH (ns) 5 0 0 0 
tPHL (ns) de CLK para Q 40 24 200 31 
tPLH (ns) de CLK para Q 25 16 200 31 
tPHL (ns) de CLR para Q 40 24 225 41 
tPLH (ns) de PRE para Q 25 16 255 41 
tW(L) (ns) tempo em BAIXO para CLK 37 15 100 25 
tW(H) (ns) tempo em ALTO para CLK 30 20 100 25 
tW(L) (ns) para CLR ou PRE 30 15 60 25 
fMAX (MHz) 15 30 5 20 
 
 
4.11- Problemas de Temporização em Flip-Flops 
 
 Um problema de temporização que poderá ocorrer em sistemas que 
utilizam flip-flops é mostrado na fig. 4-18: 
 
 
 
Fig. 4-18: Problemas de temporização em flip-flops 
 
Flip-Flops 
FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 54 
 Como o clock é o mesmo para os dois flip-flops, para que o circuito 
funcione adequadamente, o tempo de hold de Q2, tH, deve ser menor que o 
atraso de propagação de Q1. 
 
 
4.12- Flip-Flops Mestre/Escravo 
 
 Antes do desenvolvimento de flip-flops com tempo de hold muito 
pequeno, os problemas de temporização vistos anteriormente eram 
solucionados utilizando-se flip-flops mestre/escravo. 
 Os flip-flops mestre/escravo são constituídos de dois flip-flops, um 
disparado na transição de subida do clock (mestre) e o outro na descida do 
clock (escravo). Na borda de subida do clock, os níveis presentes nas entradas 
do flip-flop determinam a saída do mestre. Na borda de descida do clock os 
níveis das saídas do mestre são passados para o escravo, ou para a saída do 
flip-flop. 
 
 
4.13- Dispositivos Schmitt-Trigger 
 
 
 A principal característica de um circuito Schmitt-Trigger é mostrada na 
fig. 4-19: 
 
 
Fig. 4-19: Comparação entre um inversor comum e um inversor Schmitt-
Trigger 
 
 A fig. 4-19 mostra um inversor comum sendo acionado por um sinal com 
tempo de transição longo. Em circuitos comuns, a saída pode oscilar à medida 
que o sinal de entrada passa pela faixa de transição. 
 Ainda na fig. 4-19, vemos que em um circuito com entrada Schmitt-
Trigger a saída não produzirá oscilações. Esse circuito funciona da seguinte 
forma: a entrada está em nível BAIXO resultando nível ALTO na saída. A saída 
só irá para nível BAIXO quando a entrada ultrapassar o valor VT+ (tensão de 
limiar superior). Nessas condições, se quisermos que a saída volte a ser ALTO, 
devemos aplicar uma tensão de entrada menor do que VT- (tensão de limiar 
inferior). 
Flip-Flops 
FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 55 
 Dispositivos Schmitt-Trigger são especialmente usados em circuitos 
onde os sinais de entrada variam lentamente (ondas senoidais, sinais de 
sensores, etc). As especificações de VT+ e VT- dependem do tipo de 
componente, mas VT- é sempre menor do que VT+. 
 
 
4.14- Circuitos Geradores de Clock 
 
 A maioria dos sistemas digitais utiliza algum circuito gerador de clock. 
Dentre essas aplicações podemos ter algumas que utilizam um sinal de clock 
sem a exigência de precisão. Outras, porém, a precisão é fundamental. 
 Existem vários tipos de osciladores que podem gerar pulsos de clock 
para sistemas digitais. Os menos precisos e menos estáveis (dependendo da 
aplicação) utilizam resistores e capacitores. Os mais precisos e estáveis 
utilizam cristais de quartzo e com freqüências muito maiores do que os circuitos 
que utilizam resistores e capacitores como geradores de clock. 
 
Oscilador Schmitt-Trigger 
 
 Um típico gerador de clock usando dispositivos Schmitt-Trigger é 
mostrado na figura abaixo: 
 
 
Fig. 4-20: Circuito de um oscilador utilizando inversor Schmitt-Trigger 
 
 
 
 
 
 
 
 
 
 
 
 
Flip-Flops 
FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 56 
Temporizador 555 como Oscilador 
 
 O circuito integrado 555 também pode ser usado como gerador de clock. 
A figura abaixo mostra isso: 
 
 
Fig. 4-21: Circuito de um oscilador utilizando o temporizador 555 
 
 
Osciladores a Cristal de Quartzo 
 
 A principal característica dos osciladores a cristal de quartzo é sua 
estabilidade e precisão quanto à freqüência de oscilação. A figura seguinte 
mostra circuitos osciladores que utilizam cristais de quartzo. 
 
Fig. 4-22: Circuitos de osciladores a cristal 
Contadores 
FACENS – ELETRÔNICA II – Prof. Sidney José