roteiro_laboratorio_03

Prévia do material em texto

MINISTÉRIO DA EDUCAÇÃO 
UNIVERSIDADE FEDERAL DE GOIÁS 
INSTITUTO DE INFORMÁTICA 
 
 
 
 
Disciplina: Sistemas Digitais Semestre: 2011.2 
Curso: Ciências da Computação 
Professora: Karina Rocha Gomes da Silva 
Aluno:_______________________________________________ Matrícula:_________________ 
Objetivo do laboratório: Implementar a porta lógica usando Verilog, fazer o arquivo de testes e coletar o 
resultado em forma de onda. 
 
1. Implementar um somador completo: 
 
 
 
a) Construa a expressão lógica de saída de S e Cout. Simplifique e implemente em verilog. 
b) Desenhe o circuito 
c) Anote a forma de onda de A, B, Cin, S e COUT 
d) Os operadores lógicos são os seguintes: 
a. Não ~ 
b. E & 
c. OU | 
d. XOR ^