circuitos bi estaveis - digitais

Prévia do material em texto

EEE06 - Circuitos Digitais II
Circuitos SeqüenciaisCircuitos Seqüenciais
P f Ad i L TProf. Adriano L. Toazza
Circuitos SeqüenciaisCircuitos Seqüenciais
Circuitos SeqüenciaisCircuitos Seqüenciais
• Biestáveis
BiestáveisBiestáveis
• Biestável RS básico: (Latch RS ou Latch SC)
a) Circuito interno com portas NOT e NAND. b) Símbolo do Biestável RS.
Análise de funcionamento do RS básico:
• Condições de “repouso” (mantendo estado):
S=0
R=0
Q(t)=0
Condições iniciais: Próximo estado?
Q(t+1)=? S=0
R=0
Q(t)=1
Condições iniciais: Próximo estado?
Q(t+1)=?
0 1 0→0
R=0
0 1 1→1
1
0
0
1
0 1
1→1 0 1 0→0
0 1
(a) (b) 
Conclusões: Obs:Q(t+1) ResetSet
R=0R=0
Mantêm estado. 
Não muda.
Q(t) 00
0 1 R=0
S=0
R=0
S=0
Análise de funcionamento do RS básico:
• Setando o biestável:
S=1
R=0
Q(t)=0
Condições iniciais: Próximo estado?
Q(t+1)=? S=1
R=0
Q(t)=1
Condições iniciais: Próximo estado?
Q(t+1)=?
1 0 0→1→1
1
a1 1 0 1→1
1
a1
a2
b
1→0→0
1→1→1
a2
b
0→0
1→1
0 1 1→0→02
b1
b2
1→1→1
0 1 0→02
b1
b2
1→1
(a) (b) 
Conclusões: Mantêm estado.Q(t)00
Obs:Q(t+1) ResetSet
R=0R=0
R=0
S=1
Set101
Mantêm estado. Q(t)00
0 1 R=0
S=X
R=0
S=0
Adriano
Stamp
Análise de funcionamento do RS básico:
• Resetando o biestável:
S=0
R=1
Q(t)=0
Condições iniciais: Próximo estado?
Q(t+1)=? S=0
R=1
Q(t)=1
Condições iniciais: Próximo estado?
Q(t+1)=?
0 1 0→0
1
a1 0 1 1→1→0
1
a1
a2
b
1→0
0→0
a2
b
0→1→1
1→1→0
1 0 1→12
b1
b2
0→0
R 0
1 0 0→1→12
b1
b2
1→1→0
(a) 
Conclusões: Mantêm estado.Q(t)00
Obs:Q(t+1) ResetSet
0 1 R=0R=XS 0
R=0
S=1(b) 
Reset010
Set101
Mantêm estado. Q(t)00 1
S=XS=0
R=1
S=0
Adriano
Stamp
Análise de funcionamento do RS básico:
• Setando e Resetando simultaneamente:
Condições iniciais: P ó i t d ? Condições iniciais: P ó i t d ?
S=1
R=1
Q(t)=0
Condições iniciais: Próximo estado?
Q(t+1)=? S=1
R=1
Q(t)=1
Condições iniciais: Próximo estado?
Q(t+1)=?
1 0 0→1
1
a1
a21→0
1 0 1→1
1
a1
a20→1a2
b1
1→0
0→1
a2
b1
0→1
1→1
(a)
1 0 1→12b2
ObQ(t 1)R tS t (b)
1 0 0→12b2
(a) 
Conclusões: Set101
Mantêm estado. Q(t) 00
Obs:Q(t+1)ResetSet (b)
Não utilizado*111
Reset010
Q=Q
Adriano
Stamp
Biestável básico RS
• Conclusões finais:
a) Circuito interno com portas NOT e NAND
b) Símbolo do Biestável RS.
a) Circuito interno com portas NOT e NAND.
d) Diagrama de estados:
0 1 R=0R=X
R=0
S=1
Mantêm estadoQ(t)00
Obs:Q(t+1) ResetSet
c) Tabela funcional:
0 1
S=XS=0
R=1
S=0
Reset010
Set101
Mantêm estado. Q(t)00
Não utilizado*111
010
Outros biestáveis RS:Outros biestáveis RS:
• Biestável RS básico com portas NOR:
Bi á l RS NOT OR• Biestável RS com portas NOT+OR:
Exercícios:
1. Considerando um latch RS com a saída inicialmente 
setada (Q=1) determine a forma de onda da saída Qsetada (Q 1), determine a forma de onda da saída Q.
M tê t dQ(t)00
Obs:Q(t+1) ResetSet
Reset010
Set101
Mantêm estado. Q(t) 00
Condição inválida111
Exercícios:
2. Para um latch RS com entrada de Enable e Q iniciando
em 0 determine a forma de onda da saída Qem 0, determine a forma de onda da saída Q.
Nível lógico ALTO permite que
níveis lógicos introduzidos nos
pinos “Set” e “Reset” passem
para dentro do biestável.
Biestável RS
Aplicação de biestável RSAplicação de biestável RS
• Circuito para eliminar efeito “bouncing” de chaves:
SS
R
1 1 Mantêm estadoQ(t)00
Obs:Q(t+1) ResetSetS R
0
1
0
1
0
0
1
1
C di ã i álid ã111
Reset010
Set101
Mantêm estado. Q(t)00
0 0 Condição inválida – não ocorre.111
Latch Tipo D:Latch Tipo D:
Obs:Q(t+1)ResetSet
Reset010
Set101
Mantêm estado. Q(t) 00
Obs:Q(t 1)ResetSet
(a) Circuito interno
Condição inválida111
Reset010
c) Tabela verdade do Latch RS
D 1
Reset001
Mantêm estado. Q(t) X0
Obs:Q(t+1)DG
0 1
D=1
D=1D=0
Set111
D=0
c) Tabela verdade do Latch D d) Diagrama de estados.
Exercícios:
3. Para um latch D com Q iniciando em 0, determine a 
forma de onda da saída Qforma de onda da saída Q.
Obs:Q(t+1)DG
Set111
Reset001
Mantêm estado. Q(t) X0
Obs:Q(t 1)DG
Set111