Baixe o app para aproveitar ainda mais
Prévia do material em texto
DEPARTAMENTO DE ENGENHARIA ELÉTRICA CIRCUITOS ELETRÔNICOS E ANALÓGICOS TRABALHO II – PROJETO DE UM AMPLIFICADOR MULTIESTÁGIOS Professor: Paulo Seixas 1. Introdução Amplificadores com transistores, na prática, consistem em um determinado número de estágios conectados em cascata. Cada um dos estágios tem um objetivo específico, sendo que no final o amplificador deve apresentar uma alta taxa de rejeição de modo comum, uma alta resistência na entrada para evitar perdas de nível no sinal quando o amplificador for acionado pro uma fonte de sinal de alta resistência, dar um ganho específico para o sinal de entrada, converter o sinal para o modo de saída simples (quando necessário), deslocar o nível cc para que o sinal oscile entre positivo e negativo e, finalmente, apresentar uma baixa resistência de saída para evitar perdas no ganho quando uma resistência de carga de baixo valor for conectada ao amplificador. 2. Objetivo O objetivo deste trabalho é o projeto e análise de um amplificador multiestágios com tecnologia bipolar, seguindo o exemplo 7.4 do livro texto. Serão utilizados dois transistores bipolares disponíveis nas bibliotecas de componentes do LTspice IV: BC547B e BC557B. Figura 1 – Circuito do exemplo 7.4 do livro texto O circuito a ser projetado é o mesmo do Exemplo 7.4 (visto na Figura 1), do livro texto, com algumas alterações: a) O transistor do estágio de saída deve ser polarizado com uma fonte de corrente. b) O estágio de entrada deve utilizar uma fonte de Widlar. c) O braço de referência do espelho de corrente deve ser polarizado por uma fonte de corrente independente da tensão de alimentação. As especificações são as seguintes: Excursão do sinal de saída de até +/- 10V; A corrente máxima de saída é de +/- 8mA. A máxima tensão de modo comum na entrada deve ser de +/- 15V. 3. Projeto 3.1 Defina, usando sua experiência como projetista, a tensão de alimentação do circuito (Use tensões simétricas). Deseja-se utilizar a mínima tensão para as fontes de alimentação para atender as especificações de projeto. Para que seja possível calcular a tensão mínima para as fontes de alimentação, considerando que a tensão máxima seja de 10V, é preciso considerar que os transistores bipolares devem funcionar no modo ativo. É necessária uma tensão VCE de 0,5V para que isso ocorra. Além disso, a queda de tensão VBE é estimada em 0,7V. A tensão mínima deverá ser, então, 10V+0,5V+0,7V = 11,2V . No entanto, vamos considerar também algumas imperfeições no circuito – que não será ideal – e considerar uma margem de erro. Além disso, como o circuito deve aguentar uma tensão de modo comum de 15V, a alimentação precisa ser maior do que este valor para que quando a tensão de modo comum máxima seja aplicada, o ganho não diminua significativamente. Portanto escolheremos a tensão de alimentação como ±18V. 3.2 Os transistores Q1 e Q2 devem ser polarizados com 100 μA, Q4 e Q5 com 1 mA e Q7 com 2mA. Qual deve ser a corrente de polarização do estágio de saída? Suponha β infinito. Projete as fontes de corrente. A fonte de corrente inicial com Q9 e Q3 utilizou como referência uma corrente de 2mA. No coletor de Q3 é necessário uma corrente de 200µA para que Q1 e Q2 sejam polarizados com 100µA cada um. A resistência de emissor da fonte de Widlar foi calculada 287Ω e ajustada manualmente para 335Ω. Já no coletor de Q6 é necessária uma corrente de 2mA para polarizar Q4 e Q5 com 1mA. Assim, uma resistência pequena de Widlar foi utilizada. Na saída, a corrente máxima deverá ser de 8mA, sendo que ainda vai haver mais 2mA. Portanto, a fonte corrente de saída deve ser polarizada com 10mA. Foi escolhido um valor de 10.5mA para polarizá-la, que é um pouco mais que 10mA por causa de possíveis imperfeições no circuito. Assim, a fonte Widlar de corrente utilizada para polarizar o transistor Q8 com uma corrente de 10,5mA foi a mostrada acima, com os transistores Q10 e Q11. Ela utiliza um resistor de 1,648kΩ para definir a corrente e uma resistência de Widlar de 0.6 Ω no emissor de Q11. 3.3 Desenhe as formas de onda na saída (emissor Q8) e na base de Q8 com máxima amplitude de saída. Esboce a tensão na base de Q7 em função disto, defina o valor mínimo do ganho do estágio emissor comum. Defina os valores de R2 e R3. V no emissor de Q8 V na base de Q8 V na base de Q7 R2 = 30kΩ R3 = 2.2kΩ Ganho = -11,61 V/V 3.4 Faça a análise do circuito amplificador, determinando: a) Resistência de entrada De acordo com o datasheet, para IC = 100μA o valor de β é 250. Logo: re1 = re2 = r (β+1) * re1 = 62,75 k Rid = 2* r b) Ganho de cada estágio e ganho total Estágio 1 De acordo com o datasheet, para IC = 1mA o valor de β é 250. Logo: re4 = re5 = rπ4 = rπ5 = (β+1) * re4 = 6,275 kΩ Ri2 = = 12,55 kΩ A1 = = = 20,76 V/V Estágio 2 De acordo com o datasheet, para IC = 2mA o valor de β é 250. Logo: re7 = R4 = 0,78 kΩ Ri3 = (β+1)*(R4 + re7) = 201*(780 + 12,5) = 159,3 kΩ A2 = - = = - 43,40 V/V Estágio 3 Considerando Ri4 = ∞ e sabendo que R5 =9,315kΩ , temos que A3 = - = = - 11, 75 V/V Estágio 4 Considerando Ri4 = ∞ e sabendo que R5 = 9,315kΩ, temos que A4 = 1 Ganho total A = A1 * A2 * A3 * A4 = 10.590 V/V c) Resistência de saída re8 = β = 250 Rfontedewidlar3 = Rwidlar3 + re11 = 0,6 + 0 = 0,6 R5 = 7,32 k Ro = Rfontedewidlar3 || (re8 + ) = 0,59 d) Resistência de saída das fontes de corrente Widlar re3 = re6 = Rfontedewidlar1 = Rwidlar1 + re3 = 335 + 2865 = 3,200 k Rfontedewidlar2 = Rwidlar2 + re6 = 4,7 + 7130 = 7,135 k Simule o circuito e com as entradas aterradas, faça um ajuste fino nas fontes de corrente para obter a polarização máxima desejada nos amplificadores. Aplique um sinal de entrada que garanta a máxima excursão do sinal de saída. Circuito utilizado: 3.5 Trace as formas de onda da tensão Vo, na base de Q8, na base de Q7 e na base de Q5. Meça o ganho e resistência de entrada. Vo Vb8 Vb7 Vb5 A = Vo / Vi = 9,9V / 0,93mV = 10650 V/V Rin = Rid = 125,5 kΩ 3.6 Trace a curva de resposta em frequência do amplificador 3.7 Qual a frequência de corte superior? De acordo com o gráfico, a frequência de corte superior é 148,189 KHz. 3.8 Aplique um sinal de modo comum e meça o ganho de modo comum Aplicando um sinal Vcm = 10V, o deslocamento da tensão DC da saída foi de 17,9mV. Assim, o ganho de tensão de modo comum foi bem pequeno, na faixa de 0,0018 V/V. 3.9 Calcule o CMRR CMRR = 20 log (Adif/Acm) = 135,4 dB
Compartilhar