Aula 24 e 25 Contadores síncronos - Prof Dilmar

Prévia do material em texto

Sistemas Digitais 
Professor: Dr. Dilmar Malheiros Meira 
Instituto Politécnico 
─ Contadores Síncronos ─ 
Sistemas Digitais 
Prof. Dilmar M. Meira 
2 
Contagem Binária 
Decimal 
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 0 1 2 
A3 
0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 
A2 
0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 
A1 
0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 
A0 
0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 
Crescente 
Decrescente 
A = A3A2A1A0 
Sistemas Digitais 
Prof. Dilmar M. Meira 
3 
Contador 
Síncrono de 
Módulo 16 
Sistemas Digitais 
Prof. Dilmar M. Meira 
4 
Contador Síncrono Crescente / Decrescente 
Sistemas Digitais 
Prof. Dilmar M. Meira 
5 
Contador Síncrono com Carga Paralela Assíncrona 
Sistemas Digitais 
Prof. Dilmar M. Meira 
6 
Circuito de indicação de contagem terminal (TC) 
Q3 
Q2 
Q1 
Q0 
TC 
𝑈/𝐷 
Sistemas Digitais 
Prof. Dilmar M. Meira 
7 
Projetando Contadores Síncronos 
Clock 
QT DA QA 
QT DB QB 
T QDC QC 
Circuito 
combinacional 
Os flip-flops poderão 
ser de tipo D, T ou 
JK. Para cada tipo de 
flip-flop, deverá ser 
projetado um circuito 
combinacional 
diferente. 
Sistemas Digitais 
Prof. Dilmar M. Meira 
8 
Projetando Contadores Síncronos 
Q
T Q
Q
Q
Q
Q
Clock 
QC QB QA 
TC TB TA 
T T
Exemplo 1: Utilizando flip-flops do tipo T, projete um contador 
síncrono que conte na sequência: 
000,001,010,011,100, 101, 110, 111, 000, … 
Sistemas Digitais 
Prof. Dilmar M. Meira 
9 
Projetando 
Contadores 
Síncronos 
Clock 
QC QB QA 
TC TB TA 
Q
T Q
Q
Q
Q
QT T
Estado atual Estado futuro 
Sinais de 
excitação 
Qc QB QA Q’c Q’B Q’A Tc TB TA 
0 0 0 0 0 1 0 0 1 
0 0 1 0 1 0 0 1 1 
0 1 0 0 1 1 0 0 1 
0 1 1 1 0 0 1 1 1 
1 0 0 1 0 1 0 0 1 
1 0 1 1 1 0 0 1 1 
1 1 0 1 1 1 0 0 1 
1 1 1 0 0 0 1 1 1 
Sistemas Digitais 
Prof. Dilmar M. Meira 
10 
Clock 
QC QB QA 
TC TB TA 
Q
T Q
Q
Q
Q
QT T
Estado atual Estado futuro 
Sinais de 
excitação 
Qc QB QA Q’c Q’B Q’A Tc TB TA 
0 0 0 0 0 1 0 0 1 
0 0 1 0 1 0 0 1 1 
0 1 0 0 1 1 0 0 1 
0 1 1 1 0 0 1 1 1 
1 0 0 1 0 1 0 0 1 
1 0 1 1 1 0 0 1 1 
1 1 0 1 1 1 0 0 1 
1 1 1 0 0 0 1 1 1 
ABC QQT 
AB QT 
1AT
Sistemas Digitais 
Prof. Dilmar M. Meira 
11 
Projetando Contadores Síncronos 
Q
T Q
Q
Q
Q
Q
Clock 
QC QB QA 
TC TB TA 
T T
CCV
Sistemas Digitais 
Prof. Dilmar M. Meira 
12 
Projetando Contadores Síncronos 
Q
D
Q
Q
Q
Q
Q
Clock 
QC QB QA 
DC DB DA D D
Exemplo 2: Utilizando flip-flops do tipo D, projete um contador 
síncrono que conte na sequência: 
000,001,010,011,100, 101, 110, 111, 000, … 
Sistemas Digitais 
Prof. Dilmar M. Meira 
13 
Projetando 
Contadores 
Síncronos 
Estado atual Estado futuro 
Sinais de 
excitação 
Qc QB QA Q’c Q’B Q’A Dc DB DA 
0 0 0 0 0 1 0 0 1 
0 0 1 0 1 0 0 1 0 
0 1 0 0 1 1 0 1 1 
0 1 1 1 0 0 1 0 0 
1 0 0 1 0 1 1 0 1 
1 0 1 1 1 0 1 1 0 
1 1 0 1 1 1 1 1 1 
1 1 1 0 0 0 0 0 0 
Q
D
Q
Q
Q
Q
Q
Clock 
QC QB QA DC DB DA D D
Sistemas Digitais 
Prof. Dilmar M. Meira 
14 
0 0 1 0 
1 1 0 1 
CQ
CQ
AB QQ ABQQ ABQQ ABQQ
0 1 0 1 
0 1 0 1 
CQ
CQ
AB QQ ABQQ ABQQ ABQQ
1 0 0 1 
1 0 0 1 
CQ
CQ
AB QQ ABQQ ABQQ ABQQ )( ABCC QQQD  ABB QQD 
AA QD 
Q
D
Q
Q
Q
Q
Q
Clock 
QC QB QA DC DB DA D D
Sistemas Digitais 
Prof. Dilmar M. Meira 
15 
Projetando Contadores Síncronos 
Exemplo 3: Utilizando flip-flops JK, projete um 
contador síncrono que conte na seguinte sequência: 
000,001,010,011,100, 101, 110, 111, 000, … 
Q
Q
Q
Q
Q
Q
Clock 
QC QB QA 
JC 
KC 
JB 
KB 
JA 
KA 
Sistemas Digitais 
Prof. Dilmar M. Meira 
16 
Estado atual Estado futuro Sinais de excitação 
Qc QB QA Q’c Q’B Q’A Jc Kc JB KB JA KA 
0 0 0 0 0 1 0 X 0 x 1 X 
0 0 1 0 1 0 0 X 1 X X 1 
0 1 0 0 1 1 0 X X 0 1 X 
0 1 1 1 0 0 1 X X 1 X 1 
1 0 0 1 0 1 X 0 0 X 1 X 
1 0 1 1 1 0 X 0 1 X X 1 
1 1 0 1 1 1 X 0 X 0 1 X 
1 1 1 0 0 0 X 1 X 1 X 1 
Clock 
Q
Q
Q
Q
Q
Q
QC QB QA 
JC 
KC 
JB 
KB 
JA 
KA 
Sistemas Digitais 
Prof. Dilmar M. Meira 
17 
Clock 
Q
Q
Q
Q
Q
Q
QC QB QA 
JC 
KC 
JB 
KB 
JA 
KA 
0 0 1 0 
x x x x 
CQ
CQ
AB QQ ABQQ ABQQ ABQQ
x x x x 
0 0 1 0 
CQ
CQ
AB QQ ABQQ ABQQ ABQQ
0 1 x x 
0 1 x x 
x x 1 0 
x x 1 0 
CQ
CQ
AB QQ ABQQ ABQQ ABQQ
CQ
CQ
AB QQ ABQQ ABQQ ABQQ
ABC QQJ  ABC QQK 
AB QJ  AB QK 
Sistemas Digitais 
Prof. Dilmar M. Meira 
18 
Clock 
Q
Q
Q
Q
Q
Q
QC QB QA 
JC 
KC 
JB 
KB 
JA 
KA 
1 x x 1 
1 x 1 x 
x 1 1 x 
x 1 1 x 
CQ
CQ
AB QQ ABQQ ABQQ ABQQ
CQ
CQ
AB QQ ABQQ ABQQ ABQQ
1AJ 1AK
Sistemas Digitais 
Prof. Dilmar M. Meira 
19 
Projetando Contadores Síncronos 
Q
Q
Q
Q
Q
Q
Clock 
QC QB QA 
JC 
KC 
JB 
KB 
JA 
KA 
VCC 
Sistemas Digitais 
Prof. Dilmar M. Meira 
20 
Projetando Contadores Síncronos 
Exemplo 4: Utilizando flip-flops JK, projete um contador 
síncrono que conte na seguinte sequência: 
001, 011, 101, 111, 010, 110, 001, … (1, 3, 5, 7, 2, 6, 1, … ) 
Q
Q
Q
Q
Q
Q
Clock 
QC QB QA 
JC 
KC 
JB 
KB 
JA 
KA 
Sistemas Digitais 
Prof. Dilmar M. Meira 
21 
Estado atual Estado futuro Sinais de excitação 
Qc QB QA Q’c Q’B Q’A Jc Kc JB KB JA KA 
0 0 0 0 0 1 0 X 0 X 1 X 
0 0 1 0 1 1 0 X 1 X X 0 
0 1 0 1 1 0 1 X X 0 0 X 
0 1 1 1 0 1 1 X X 1 X 0 
1 0 0 1 0 1 X 0 0 X 1 X 
1 0 1 1 1 1 X 0 1 X X 0 
1 1 0 0 0 1 X 1 X 1 1 X 
1 1 1 0 1 0 X 1 X 0 X 1 
Clock 
Q
Q
Q
Q
Q
Q
QC QB QA 
JC 
KC 
JB 
KB 
JA 
KA 
Sistemas Digitais 
Prof. Dilmar M. Meira 
22 
Diagrama de Estados 
010 
011 
101 
110 
001 
111 
000 
100 
Sistemas Digitais 
Prof. Dilmar M. Meira 
23 
Clock 
Q
Q
Q
Q
Q
Q
QC QB QA 
JC 
KC 
JB 
KB 
JA 
KA 
0 0 1 1 
x x x x 
CQ
CQ
AB QQ ABQQ ABQQ ABQQ
x x x x 
0 0 1 1 
CQ
CQ
AB QQ ABQQ ABQQ ABQQ
0 1 x x 
0 1 x x 
x x 1 0 
x x 0 1 
CQ
CQ
AB QQ ABQQ ABQQ ABQQ
CQ
CQ
AB QQ ABQQ ABQQ ABQQ
BC QJ  BC
QK 
AB QJ 
CACACAB QQQQQQK 
Sistemas Digitais 
Prof. Dilmar M. Meira 
24 
Clock 
Q
Q
Q
Q
Q
Q
QC QB QA 
JC 
KC 
JB 
KB 
JA 
KA 
1 x x 0 
1 x x 1 
x 0 0 x 
x 0 1 x 
CQ
CQ
AB QQ ABQQ ABQQ ABQQ
CQ
CQ
AB QQ ABQQ ABQQ ABQQ
CBA QQJ  CBA QQK 
Sistemas Digitais 
Prof. Dilmar M. Meira 
25 
Projetando Contadores Síncronos 
Qc
J
CP
K
R
Q
_
QJ
CP
K
R
Q
_
QJ
CP
K
R
Q
_
Q
Qb Qa
CP1
CP2
Q1
Q2
CLOCK CP+V
 
CLOCK 
 
 
Sistemas Digitais 
Prof. Dilmar M. Meira 
26 
Implementando entradas de controle síncronas 
Saídas 
do 
contador 
CONTADOR EXISTENTE 
Clock 
T DA QA 
T DB 
QB 
T QC DC 
Circuito 
combinacional 
 
Entradas: 
estado atual 
Saídas: 
estado futuro 
Sistemas Digitais 
Prof. Dilmar M. Meira 
27 
Contador com Habilitação de Clock (CE) 
Clock 
T DA QA 
T DB 
QB 
T QC DC 
Circuito 
combinacional 
0 
1 X 
S 
0 
1 
X 
S 
0 
1 
X 
S 
CE 
Sistemas Digitais 
Prof. Dilmar M. Meira 
28 
Contador com Reset Síncrono (S_RST_N) 
Clock 
T DA QA 
T DB 
QB 
T QC DC 
Circuito 
combinacional 
0 
1 X 
S 
0 
1 
X 
S 
0 
1 
X 
S 
S_RST_N 
Sistemas Digitais 
Prof. Dilmar M. Meira 
29 
Contador com Carga Paralela Síncrona (S_PL_N) 
Clock 
T DA QA 
T DB 
QB 
T QC DC 
Circuito 
combinacional 
0 
1 X 
S 
0 
1 
X 
S 
0 
1 
X 
S 
S_PL_N 
da 
dc 
db 
Sistemas Digitais 
Prof. Dilmar M. Meira 
30 
Contador com mais de um controle síncrono 
- Circuito para um bit - 
Clock 
T DA QA 
Circuito do 
próximo estado 
(contagem 
decrescente) 
0 
1 X 
S 
0 
1 
X 
S 
CE 
0 
1 X 
S 
0 
1 X 
S 
S_RST S_PL 𝑼/𝑫 
Dado 
Circuito do 
próximo estado 
(contagem 
crescente) 
P/ saídas dos 
demais flip-flops 
Sistemas Digitais 
Prof. Dilmar M. Meira 
31 
E se o contador dado usar flip-flops “T”? 
Clock 
QT TA QA 
QT TB QB 
T QTC QC 
Circuito 
combinacional 
Os flip-flops poderão 
ser de tipo D, T ou 
JK. Para cada tipo de 
flip-flop, deverá ser 
projetado um circuito 
combinacional 
diferente. 
Sistemas Digitais 
Prof. Dilmar M. Meira 
32 
Implementando entradas síncronas (flip-flops “T”) 
Saídas 
do 
contador 
CONTADOR EXISTENTE 
Clock 
T TA QA 
T TB 
QB 
T QC TC 
Circuito 
combinacional 
 
Entradas: 
estado atual 
Saídas: 
estado futuro 
FF 
dado 
FF equivalente 
tC 
tb 
ta 
da 
Aqui: inserir 
multiplexadores 
Sistemas Digitais 
Prof. Dilmar M. Meira 
33 
Analisando Contadores Síncronos 
• O número de estados do sistema será de, no máximo, 2n, onde n 
é o número de flip-flops. 
• Para cada estado, caracterizado por uma combinação diferente 
das saídas dos flip-flops, pode-se determinar o valor dos sinais 
de excitação dos flip-flops. 
• Conhecendo a tabela-verdade dos flip-flops, é possível 
determinar qual será o próximo estado do sistema a partir de 
cada combinação de valores dos sinais de excitação. 
• Ao se determinar, para cada estado, qual será o próximo estado, 
poder-se-á facilmente desenhar o diagrama de estados do 
contador. 
Sistemas Digitais 
Prof. Dilmar M. Meira 
34 
a) Descreva o funcionamento do seguinte circuito. 
b) Supondo que, no instante inicial, Qa=0, Qb=0 e Qc=0, desenhe as formas 
de onda de CP, Qa, Qb e Qc para os primeiros dez períodos de clock. 
c) Desenhe o diagrama de transições de estados do circuito. 
Qc
J
CP
K
R
Q
_
QJ
CP
K
R
Q
_
QJ
CP
K
R
Q
_
Q
Qb Qa
CP1
CP2
Q1
Q2
CLOCK CP
+V
 
CLOCK 
 
 
Sistemas Digitais 
Prof. Dilmar M. Meira 
35 
Equações dos sinais de excitação 
Qc
J
CP
K
R
Q
_
QJ
CP
K
R
Q
_
QJ
CP
K
R
Q
_
Q
Qb Qa
CP1
CP2
Q1
Q2
CLOCK CP
+V
cba QQJ 
cba QQK 
ab QJ 
cab QQK 
bcc QKJ 
 
CLOCK 
 
 
Sistemas Digitais 
Prof. Dilmar M. Meira 
36 
Estado atual Variáveis de excitação Estado futuro 
Qc QB QA Jc Kc JB KB JA KA Q’c Q’B Q’A 
0 0 0 0 0 0 0 1 0 0 0 1 
0 0 1 0 0 1 1 1 0 0 1 1 
0 1 0 1 1 0 0 0 0 1 1 0 
0 1 1 1 1 1 1 0 0 1 0 1 
1 0 0 0 0 0 1 1 0 1 0 1 
1 0 1 0 0 1 0 1 0 1 1 1 
1 1 0 1 1 0 1 1 1 0 0 1 
1 1 1 1 1 1 0 1 1 0 1 0 
cba QQJ 
cba QQK bcc QKJ 
ab QJ 
cab QQK 
Determinação dos estados futuros 
Sistemas Digitais 
Prof. Dilmar M. Meira 
37 
Diagrama de Estados 
010 
011 
101 
110 
001 
111 
000 
100