Sistemas Digitais - Aulas Teóricas 19 - 31

Prévia do material em texto

1 
 
Departamento de Computação 
 
 
 
 
 
Sistemas Digitais para 
Computação 
 
 
 
AULAS TEÓRICAS 
 
 
19 a 33 
 
 
 
 
 
 
 
Prof. MSc. Mário Oliveira Orsi 
Prof . MSc. Carlos Alexandre Ferreira de Lima 
 
 
Abril de 2009 
 
 2 
Sistemas Digitais para Computação Roteiro da 19 
a
 aula 
 
Referência ao Programa: Circuitos Combinacionais 
 Circuitos Multiplexadores e Decodificadores de endereço 
 
Referência Livro Texto: Capítulo 9.1 – 9.4 e 9.7 a 9.9 
 
Objetivo: apresentar os Circuitos Multiplexadores; Decodificadores de Endereço; Expansão 
 
 MULTIPLEXADORES DIGITAIS (SELETORES DE DADOS) 
 
- Possui N entradas e apenas 1(uma) Saída 
- Cada uma das N entradas pode ser um barramento de n vias (linha de dados) 
- Entradas endereçamento K Selecionam uma das entradas para colocar na saída 
 
 N  potencia de 2 
 
N = 2K entradas de dados 
 
 
 
 Multiplex de duas entradas 
 
Simbologia: 
 
 *Convenção 
 
 
 A = 0  S  I0 
 
 A = 1  S  I1 
Projeto: 
 
 
 Esquema 
 
 
 
 
 
 
 
 
 
 
 
 
 MUX
I0
I1
I2
I3 S
I4
I5
I6
K 
 Mux 2:1
I0 M (canal de saída)
I1 `2:1 S
linhas de dados
A
linhas de endereçamento
ou de seleção
 
I0
I1
A
 A I 0 I 1 S 
0 0 0 0 
0 0 1 0 I 0 
S = A.I 0 .I 1 + A.I 0 .I 1 + A.I 0 .I 1 + A.I 0 .I 1 
0 1 0 1 A.I 0 .I 1 
0 1 1 1 A.I 0 .I 1 
S = A.I 0 + A. I 1 
1 0 0 0 
1 0 1 1 I 1 A.I 0 .I 1 
1 1 0 0 
1 1 1 1 A.I 0 .I 1 
I 1 
AI 0 0 1 
` 00 0 0 
` 01 1 1 
` 11 0 1 
` 10 0 1 
 
 3 
 Multiplex de quatro entradas 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
EXERCÍCIOS: 1) MUX 8:1 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 Mux 4:1
A1 A0 S
I0 0 0 I0
I1 0 1 I1
I2 4 :.1 S 1 0 I2
I3 1 1 I3
A1 A0
I 
S 
0 
I 1 
I 2 
I 3 
A 1 A 0 
 Mux 4:1
I0 A2 A1 A0 S
I1 0 0 0 I0
I2 0 0 1 I1
I3 0 1 0 I2
I4 8 :.1 S 0 1 1 I3
I5 1 0 0 I4
I6 1 0 1 I5
I7 1 1 0 I6
1 1 1 I7
A2 A1 A0
 
 4 
2) MUX 16:1 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
1 
2 
3 
4 
5 
6 
7 
8 
9 
10 
11 
12 
13 
14 
15 
16 
S 
 
 5 
 
 
 
 GERADORES DE PRODUTOS CANÔNICOS / DECODIFICADORES DE ENDEREÇOS 
 
MUX N : 1 
 
 
 
 
N 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
I 0 
I 1 
2 
K 
saídas 
 GPC = Dec End 
K entradas 
Mux 2 : 1 
Entrada A 
I 0 
I 1 
A 
A 
Decodificador de Endereço 1:2 
 
 6 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
   4 saídas 
 
 
 
 
 
2 entr. 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
I 0 
I 1 
I 2 
I 
3 
DECOD 
2:4 
MUX 4 : 1 
 
 7 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 0 1 ... 6 7 8saídas 
 
 
 
 
   A2 
 3 
 entradas 
   A1 
 
 
   A0 
 
 
 
 
 
 MUX 8 : 1 
 
 8 
 
 
 EXPANDINDO MUX 
 
Exemplo 1: MUX 4 : 1 com 2 : 1 
 
 
 
 
 
 
 
 
 
 
Exercícios: 
1. 8:1 usando 2:1, 
2. 16 : 1 usando 2 : 1, 4. 8:1 usando 4:1 e 2:1, usando 4 
 
Exemplo 2: 8:1 usando 2:1 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
• EXERCÍCIOS PARA CASA
• Multiplex 16:1 usando 2:1 
• Multiplex 16:1 usando 4:1
• Multiplex 8:1 usando 4:1 e 2:1
• Multiplex 8:1 usando 4:1
 
A2 A1 A0 S
0 0 0 I0
0 0 1 I1
0 1 0 I2
0 1 1 I3
1 0 0 I4
1 0 1 I5
1 1 0 I6
1 1 1 I7
A1 A0 S
0 0 I0
0 1 I1
1 0 I2
1 1 I3
2:1 
2:1 
2:1 
2:1 
2:1 
2:1 
2:1 
2:1 
2:1 
2:1 
 
 9 
Sistemas Digitais para Computação Roteiro da 21 
a
 aula 
 
Referência ao Programa: Circuitos Combinacionais 
 Circuitos Demultiplexadores 
 
Referência Livro Texto: Capítulo 9.1 – 9.4 e 9.7 a 9.9 
Objetivo: apresentar os circuitos Demultiplexadores; Aplicações: roteamento, conversão serie / 
paralelo, sequenciamento de operações e Circuitos de Sintetização de funções booleanas 
 
 
 DEMULTIPLEXADORES DIGITAIS 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
  K linhas de seleção 
 
 
Simbologia: 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
= I
= I
= I
= I
= I
= I
= IKK
0
n
0
n
N
DEMUX
I
S0
S1
S2
S3
S5
S6
S4
N
DEMUX
I
S0
S1
S2
S3
S5
S6
S4
DEMUX
I
S0
S1
S2
S3
S5
S6
S4
DEMUX
II
S0
S1
S2
S3
S5
S6
S4
Canal ou 
linha de 
entrada 
A k -1 A 0 
N canais de saída 
N= 2 
K 
 
 10 
 Demux 1:2 
 
 
 
 
 
 
 
 
 
 
 A  entrada de seleção 
 
 *Convenção 
A = 0, S0 = I, S1 = 0 
A = 1, S0 = 0, S1 = I 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 Demux 1:4 
 
 
 
 
 
 
 
 
 
 
 
 
 
S I0= A
S AI1= 
I 
Dado de entrada 
D 1:2 
S 1 
S 0 
A I S 0 S 1 
0 0 0 0 
0 1 1 0 
1 0 0 0 
1 1 0 1 
S 0= 
I 
A 
S AI 1= 
A I 
I 
D 1:4 
S 1 
S 2 
S 3 
S 0 
A 1 A 0 
 
 11 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
A1 A0 S0 S1 S2 S3
0 0 I 0 0 0
0 1 0 I 0 0
1 0 0 0 I 0
1 1 0 0 0 I
I 
S 2 = A1 . A0 . I 
S 1 = A1 . A0 . I 
S 0 = A1 . A0 . I 
S 3 = A1 . A0 . I 
 
 12 
 
 Usando GPG 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
S 3 = A1 . A0 . I 
S 2 = A1 . A0 . I 
S 1 = A1 . A0 . I 
S 0 = A1 . A0 . I 
Decod 2:4 
I 
 
 13 
 
 Expansão de DeMultiplex 
 
D 1:4 usando D 1:2 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
Exercícios: 
1) D 1:8 com D 1:2 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
A1 A0 S0 S1 S2 S3
0 0 I 0 0 0
0 1 0 I 0 0
1 0 0 0 I 0
1 1 0 0 0 I
A2 A1 A0 S0 S1 S2 S3 S4 S5 S6 S7
0 0 0 I 0 0 0 0 0 0 0
0 0 1 0 I 0 0 0 0 0 0
0 1 0 0 0 I 0 0 0 0 0
0 1 1 0 0 0 I 0 0 0 0
1 0 0 0 0 0 0 I 0 0 0
1 0 1 0 0 0 0 0 I 0 0
1 1 0 0 0 0 0 0 0 I 0
1 1 1 0 0 0 0 0 0 0 I
 I S0 
 S0 
 S2 
 S3 
 A0 
 A1 
 S1 
 S1 
D 1:2 
D 1:2 
D 1:2 
 I S0 
 S0 
 S0 
 S0 
 S2 
 S2 
 S2 
 S3 
 S3 
 S3 
 A0 
 A2 
 A1 
 S1 
 S1 
 S1 
 S1 
D 1:2 
D 1:2 
D 1:2 
D 1:2 
D 1:2 
D 1:2 
D 1:2 
 
 14 
 GERAÇÃO / SINTETIZAÇÃO DE FUNÇÕES BOOLEANAS COM MUX. 
 
Exemplo: 
 
1) Sintetizar a função usando mux: 
 
 
SOLUÇÃO: 
 
 Três variáveis três entradas de endereço A, B e C  mux 23 = 8 : 1 
 
 Oito entradas Ii constantes = 0 ou 1 
 
 É necessário a expansão do segundo termo para usarmos AB e C 
 
 
 
 
 
 
 
 
 
 
 
 
portanto, já que o ultimo termo está repetido temos: 
 
 
 
 Basta então definir (figuraà seguir) as entradas Ii do Mux 8:1 convenientemente para 
obtermos os termos da expressão: 
 
 
 
 
 
 
 
 
 
 
 
 
 
A CBC + AB + AB
A CBC + AB + AB
ABC + ABC
inverso da 
simplificação
1a redundância:
X = XY + XY
A CBC + ABC + AB
A CBC + ABC + AB
I= 16 I= 13 
I= 10 I I I I1 = 2 = 4 = 5 = 
I= 17 
0 
 
 15 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
MUX 8 : 1 
I 2 
I 0 
I 1 
I 3 
I 4 
I 5 
I 6 
I 7 
A 
B 
C 
A.B.C 
A.B.C 
A.B.C 
A.B.C 
A.B.C 
A.B.C 
A.B.C 
A.B.C 
MUX 8 : 1 
I 2 
I 0 
I 1 
I 3 
I 4 
I 5 
I 6 
I 7 
A 
B 
C 
A.B.C 
A.B.C 
A.B.C 
A.B.C 
A.B.C 
A.B.C 
A.B.C 
A.B.C 
I 2 
I 0 
I 1 
I 3 
I 4 
I 5 
I 6 
I 7 
A 
B 
C 
I 2 
I 0 
I 1 
I 3 
I 4 
I 5 
I 6 
I 7 
A 
B 
C 
A.B.C A.B.C 
A.B.C A.B.C 
A.B.C A.B.C 
A.B.C A.B.C 
A.B.C A.B.C 
A.B.C A.B.C 
A.B.C A.B.C 
A.B.C 
+ 5 V + 5 V 
 
 16 
A + ABCB + AC +C
1t + 2 4 t t + 3 t +
1t + 2 4 t t + 3 t +
3 t = AC = A B.C + A .C + B 
4 t = A B.C 
2 t = B = A B. + .B. + C C A C
inverso da simplificação
1a redundância: X = XY + XY
I = 12 I I I I14 = 5 = 6 = 7 = 
I = 0 I I1 = 3 = 0
2) Sintetizar a função usando mux: 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
I2 = I4 = I5 = I6 = I7 = 1 
 
 17 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
MUX 8 : 1 
I 2 
I 0 
I 1 
I 3 
I 4 
I 5 
I 6 
I 7 
A 
B 
C 
A.B.C 
A.B.C 
A.B.C 
A.B.C 
A.B.C 
A.B.C 
A.B.C 
A.B.C 
 
I 2 
I 0 
I 1 
I 3 
I 4 
I 5 
I 6 
I 7 
A 
B 
C 
A.B.C 
A.B.C 
A.B.C 
A.B.C 
A.B.C 
A.B.C 
A.B.C 
A.B.C 
I 2 
I 0 
I 1 
I 3 
I 4 
I 5 
I 6 
I 7 
A 
B 
C 
I 2 
I 0 
I 1 
I 3 
I 4 
I 5 
I 6 
I 7 
A 
B 
C 
A.B.C A.B.C 
A.B.C A.B.C 
A.B.C A.B.C 
A.B.C A.B.C 
A.B.C A.B.C 
A.B.C A.B.C 
A.B.C A.B.C 
A.B.C 
 + 5 V 
 
 18 
3) Sintetizar a função usando mux: não precisa expandir.. 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 S 
 
 
 
 
 
 
Interessante : usando um Mux 2:1 
 
 
 
 
 
 
 
 
 
 
 
 
= 
 
 
A B S
0 0 0
0 1 1
1 0 1
1 1 0
4:1 
S 0= 0 A 
B = I 0 
B = I 1 
A 
S A I 1= 1 
 
 19 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
• SOLUÇÃO:
• expansão dos termos: 
• Três variáveis mux 23 = 8 : 1
4) Sintetizar a função usando mux: 
AB + BC + AC 
1t + 2t + 3t 
1t + 2t + 3t = ABC+ABC+ABC+ABCABC+ABC+ABC+ABCABC+ABC+ABC+ABC
2t = BC(A + A) = ABC+ABC +2t = BC(A + A) = ABC+ABC +
1t = AB(C + C) = ABC+ABC +1t = AB(C + C) = ABC+ABC +
3t = AC(B + B) = ABC+ABC +3t = AC(B + B) = ABC+ABC +
• SOLUÇÃO:
• Mux 8:1
A.B.C
A.B.C
A.B.C
A.B.C
A.B.C
A.B.C
A.B.C
A.B.C
A.B.CA.B.C
A.B.CA.B.C
A.B.CA.B.C
A.B.CA.B.C
A.B.CA.B.C
A.B.CA.B.C
A.B.CA.B.C
A.B.C
ABC+ABC+ABC+ABC
• I 6 = I 3 = I 5 = I 7 = 1
• I 0 = I 1 = I 2 = I 4 = 0
MUX 8 : 1
I2
I0
I1
I3
I4
I5
I6
I7
A B C 
MUX 8 : 1
I2
I0
I1
I3
I4
I5
I6
I7
A B C 
+ 5 V+ 5 V+ 5 V
 
A3 A2 A1 A0 S
0 0 0 0 I0
0 0 0 1 I1
0 0 1 0 I2
0 0 1 1 I3
0 1 0 0 I4
0 1 0 1 I5
0 1 1 0 I6
0 1 1 1 I7
1 0 0 0 I8
1 0 0 1 I9
1 0 1 0 I10
1 0 1 1 I11
1 1 0 0 I12
1 1 0 1 I13
1 1 1 0 I14
1 1 1 1 I15
I 0 
I 1 
I 2 
16:1 S 
I 13 
I 14 
I 15 
. . . 
A3 A2 A1 A0 
I I 0 
1 
I 1 
2 
I 2 
3 
I 3 
4 
I 4 
5 
I 5 
6 
I 6 
7 
I 7 
8 
A 2 A 1 A 0 
0 
1 
I 1 
2 
I 2 
3 
I 3 
4 
I 4 
5 
I 5 
6 
I 6 
7 
I 7 
8 
A 2 A 1 A 0 
S 
 
 20 
 
 
 
 
 
 
 
 
• SOLUÇÃO:
• expansão dos termos: 
• Três variáveis mux 23 = 8 : 1
1t + 2t + 3t =
2t = YZ(X + X) = XYZ+XYZ2t = YZ(X + X) = XYZ+XYZ
5) Sintetizar a função usando mux: 
XZ + YZ
1t + 2t
5) Sintetizar a função usando mux: 
XZ + YZ
1t + 2t
1t = XZ(Y + Y) = XYZ+XYZ +1t = XZ(Y + Y) = XYZ+XYZ +
XYZ+XYZ+XYZ+XYZXYZ+XYZ+XYZ+XYZ
• SOLUÇÃO:
• Mux 8:1
A.B.C
A.B.C
A.B.C
A.B.C
A.B.C
A.B.C
A.B.C
A.B.C
A.B.CA.B.C
A.B.CA.B.C
A.B.CA.B.C
A.B.CA.B.C
A.B.CA.B.C
A.B.CA.B.C
A.B.CA.B.C
A.B.C
• I 0 = I 2 = I 3 = I 7 = 1
• I 1 = I 4 = I 5 = I 6 = 0
MUX 8 : 1
I2
I0
I1
I3
I4
I5
I6
I7
A B C 
MUX 8 : 1
I2
I0
I1
I3
I4
I5
I6
I7
A B C 
+ 5 V+ 5 V+ 5 V
XYZ+XYZ+XYZ+XYZXYZ+XYZ+XYZ+XYZ
 
 21 
Atividades para casa: 
 
 Ler e Responder as questões e problemas do Capítulo 9.1 – 9.4 e 9.7 a 9.9 do Livro 
texto 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
Sintetizar as funções booleanas: 
S = AB + BC + AC
S = XZ + YZ SOL.NA APOSTILHA
DCBA
CABBCA
ACABA



S
S
S
Outros EXERCÍCIOS PARA CASA
• Esquematizar um D 1:16
• Esquematizar um DEC 3:8
• D 1:8 com DEC 3:8 
• D 1:16 com DEC 
• D 1:16 usando apenas D 1:2
• D 1:16 usando apenas D 1:4
• D 1:8 usando D 1:4 e D 1:2, e D 1.2 e D 1.4
• D 1:16 usando D1:8 e D1:2
• D 1:8 usando apenas D 1:4 
 
 22 
Sistemas Digitais para Computação Roteiro da 22 
a
 aula 
 
Referência ao Programa: Circuitos Seqüenciais 
 Tipos de Flip Flop 
 
Referência Livro Texto: Capítulo 5.1 a 5.8 
 
Objetivo: apresentar os circuitos Flip Flop – SR , Flip Flop – SR com Clock e Flip Flop – D e 
aplicações 
 
 Dispositivos Básicos de memória 
 
Pergunta: 
Qual seria um dispositivo digital que é ativado com entrada 0  Saída é 1 e depois de 
desativado (repouso) a entrada a saída permanece em 1 
 
Seqüência: 
Repouso SET = 1 
 
 SET  0 independente de qq 
outra coisa Q = 1  na 2a porta: SET 
 1.1=1 inverte = 0 (trava e 
passa a não depender mais 
de SET pode tirar 
que Q continua 
em 1  memoriza 
 
 
 
Torcendo o esquema: 
1) FLIP FLOP SR – ativado com nível baixo – FF – S R 
 
 
 
 
Proibido 
Setado 
Resetado 
Repouso 
 
 
 
 * indeterminado (inválido) 
 Qa = saída anterior 
 
A notação com Barra superior indica que 0 ativa a porta --> saída = 1 
Diagrama de estados: 
S R Q
0 0 *
0 1 1
1 0 0
1 1 Qa
 
Q 
 
RESET 
Q 
Q 
Q 
SET 
RESET 
 
 23 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
Análise do estado PROIBIDO 
Simultaneamente 
pulsadas em “0 “ Retornam ao “1” 
 
0 1 
 1* 1*1 
 
 
 ficou setado 
 
 
 1 
0 1 1 0 
 
 
 
0 1 
 1 1*0 
 
 
 ficou resetado 
 
 
 1* 
0 1 1* 1 
 
 
Conclusão: não se sabe qual o estado que vai , apenas que será um dos dois, isto é, no 
proibido não fica ( no 11, somente com 00) 
 
S R Qa Q status
0 0 0 1
0 0 1 1
0 1 0 1
0 1 1 1
1 0 0 0
1 0 1 0
1 1 0 0
1 1 1 1
proibidosetado - a saída 
princ. = 1
resetado - a saída 
princ. = 0
repouso - mantém a 
anterior
1 1 0 0 
Setado 
Q Q 
1 0 
1 0 
1 0 
1 0 
S R 
S R S R 
Resetado 
Proibido 
1 1 
1 1 
1 1 
0 0 0 0 
0 1 
0 1 
0 1 
0 1 
S R 
 
 24 
2) FLIP FLOP SR – ativado e desativado com nível alto  FF – S R 
 
 
 
 
 
 
 
 
 
 
 
 
Diagrama de Estados: 
 
 
 
 
 
 
 
 
 
 
 ? 
 
 
 
 
3) FLIP–FLOP SR gatilhável (com clock} (sincronizável)  FF – SR com Clock 
 
 
 
 
 
 
 
 
 
 
 
Clock = 0  dispositivo não reconhece as entradas  Repouso 
 = 1  habilita as entradas e funciona como flip-flop SR (exercício anterior) 
 
 
 
S R Q Q status
0 0 Qa Qa mantêm
0 1 0 1 Resetado
1 0 1 0 Setado
1 1 1 1 Proibido
S 
Q Q 
1 0 
 1 0 
1 0 
0 1 
SR 
SR SR 
Setado Resetado 
Proibido 
1 1 
1 1 
1 0 
0 0 
1 1 
1 1 
0 0 
0 1 
0 1 
0 1 
0 0 
 R 
S R Q status 
0 0 Qa Repouso 
0 1 0 Resetado 
1 0 1 Setado 
1 1 * Proibido 
S 
R 
Q 
Q 
Ck S R Q status
0 x x Qa Repouso
1 0 0 Qa Repouso
1 0 1 0 Resetado
1 1 0 1 Setado
1 1 1 * Proibido
X = qualquer (0 ou 1)
 
 25 
Simbologia 
 
 
 
 
 
  Clock com Nível 1 ativa o FF- SR 
 
4) Flip – Flop  D 
 com clock 
 
 
 
 
 
 
 
 
Ck 
 
 
 
 
 
 
Não tem condição proibida 
 
 
 
 Na presença de Ck = 1 
 
 S = 0 
 D = 0 RESETA 
 R = 1 
 
 
 S = 1 
 D = 1 SETA 
 R = 0 
 
 Quando Ck = 0 , não reconhece as entradas S/R  Q = Qa (Repouso) 
 
Conclusão: A saída Q tem o mesmo valor da entrada D em determinado instante permite 
a transferência de dados em instantes de tempos definidos. 
 
 
 
Q 
Q 
S 
SR 
Ck 
R 
Ck 
 
 26 
 Simbologia: Diagrama de estados:: 
 
 
 
 
 
 
 
 
 
 
 FF- D com CK disparado com transição: 
 
Simbologia  
 
Positiva CK 01 Negativa CK 10 
 
 
 
 
 
 
 
 
 
Aplicação: transferência paralela de dados binários: Ex.: saídas (bits)XYZ de um circuito 
lógico combinacional transferidas simultaneamente através das entradas D de três FF-D 
(com o mesmo Clock) para as saídas Q1Q2 e Q3) que pode armazena-los para posterior 
utilização 
XYZ Q1Q2Q3 
 
 
 
 
 X 
 
Circuito Lógico Y 
Combinacional 
 Z 
 
 
 
 
 
 
 
Q0 
Q0 
D 
D 
Ck 
Q0 
Q0 
D 
D 
Ck 
Q 
Q 
D 
D 
Ck 
Q3
Q2
Q1
Q3
Q2
Q1
D
D
D
D
D
D
Ck
 
 27 
Atividades para casa: 
 
 Ler e Responder as questões e problemas do Capítulo 5 : 5.1 a 5.8 do Livro texto 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 28 
Sistemas Digitais para Computação Roteiro da 23
a
 aula 
Referência ao Programa: Circuitos Seqüenciais; Tipos de Flip Flop 
 
Referência Livro Texto: Capítulo 5.1 a 5.8 
Objetivo: apresentar os circuitos Flip Flop – SR ME, Flip Flop – JK ME 
 
1) Flip –Flop – SR MESTRE ESCRAVO 
 
 
S 
 0 1 Qm 1 Qa
 0 1 0 1 0 
 1 0 1 0 1 
 1 0 1 ? ?
 
R 
 
0 1 Qm 1 Qa
 1 0 1 0 1 
 0 1 0 1 0 
 1 0 1 ? ? 
 
 
 Ck 
 
 
 
 
 
 
 
 
 
 
 
 
 
Quem segura o mestre em Qm = Qm = 1 é o Ck = 1 , R = S = 1 
 
Se Ck  0 busca Set , Reset ?? 
 
Não sabendo qual a condição, é impossível determinar o final. 
 
 
 
PRESETCLEAR e 
1
0
1
0
Ck S R Q Q status
0 0 Qa Qa mantêm
0 1 0 1 Resetado
1 0 1 0 Setado
1 1 ? ? Proibido
Q
Q
 
 29 
FF – JK – ME 
 
 
J 
0 1 Qm 1 Qa 
0 1 0 1 0 
1 0 1 0 1 0 1 
1 10 01 10 1 0 
 
 
 
10 
 
K 
 
0 1 Qm 1 Qa 
1 0 1 0 1 
0 1 0 1 0 
1 01 10 01 01 
 
 
 
 
 
 
 Ck 
 
 
 
Diagrama de estados 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
Aplicação: muito mais flexível que os FF-SR com clock, status proibidoToggle 
(comutação) muito utilizado em todos os tipos de contadores. 
 
Ck J K Q Q status
0 0 Qa Qa mantêm
0 1 0 1 Resetado
1 0 1 0 Setado
1 1 Qa Qa TOGGLE
1
0
1
0
 
1 0 
1 1 0 1 
1 0 
Setado 
Resetado 
0 1 
0 0 
0 1 
1 1 1 0 
0 0 
Q Q 
 J K 
 
 30 
FF – JK – ME – Outra análise 
 
 
 S 
 
J 
 
 
 
 
 
 
 
K R 
 
 
 
 
 Ck 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
1
0
1
0
Q
Q
K
J S’
SR
R’
Ck
S’ = J Q
R’ = K Q
Q 
Q 
Ck J K Qa Qa S' R' Q Q status 
0 0 0 1 0 0 0 1 
0 0 1 0 0 0 1 0 Repouso 
0 1 0 1 0 0 0 1 Resetado 
0 1 1 0 0 1 0 1 
1 0 0 1 1 0 1 0 Setado 
1 0 1 0 0 0 1 0 
1 1 0 1 1 0 1 0 TOGGLE 
1 1 1 0 0 1 0 1 Trocado 
 
 31 
FF – JK – ME com Preset e Clear 
 
 
 
 
J 
 
 
 
 
 
 
K 
 
 
 
 
 
 Ck 
 
 
 
 
Preset e Clear  são ativados com 0 e portanto 1: Nível de repouso 
 SÃO PRIORITÁRIAS e ASSÍNCRONAS (não dependem do clock) 
 J e K  Dependem do clock 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 OCORREU TRANSIÇÃO 
 
--  NÃO HOUVE TRANSIÇÃO 
1
0
1
0
1
0
PRERESET
CLEAR
PRESET
Q 
Q 
PR CL Ck J K Q Q status 
0 0 X X X 1 1 Proibido / indesejável 
0 1 X X X 1 0 Presetamento, setamento prévio, forçado 
1 0 X X X 0 1 Clear forçado 
1 1 ` -- X X Qa Qa Repouso por ausência de clock 
1 1 0 0 Qa Qa Repouso por ausência J e K 
preparado 1 1 0 1 0 1 Resetado 
1 1 1 0 1 0 Setado 
1 1 1 1 Qa Qa TOGGLE 
 
 32 
Diagrama de estados FF – J K: 
 
 
00 00 
J K  0X 01 X0 
 01 X1 10 
 11 
 
 
 01 10 
 
 
 [ R ] 10 [ S ] 
 1X 
 11 
 
 
resumindo: 
 
0X  Se um dispositivo JK - ME está resetado e se deseja continuar resetado, 
basta não ativar o setador (J = 0), o resetador (K = X) tanto faz. 
 
X0  Se um dispositivo JKME está setado e se deseja continuar setado, 
 basta não ativar o resetador (K = 0), o setador (J = X) tanto faz. 
 
X1  Se um dispositivo JKME está setado e se deseja que seja resetado, 
 basta garantir o resetador (K = 1), o setador (J = X) tanto faz. 
 
1X  Se um dispositivo JKME está resetado e se deseja que seja setado, 
 basta garantir o setador (J = 1), o resetador (K = X) tanto faz. 
 
 
Obs: 24ª aula  avaliação 
 
 
 
 
 
 
 
 
 
 
 33 
Sistemas Digitais para Computação Roteiro da 25
a
 aula 
Referência ao Programa: Circuitos Seqüenciais 
 Divisores de Freqüência / Contadores Assíncronos 
 Contador de Modulo N (N = números de algarismos) 
 
CONTADOR ASSINCRONO DE MODULO 2 – CONTA (0 ,1) 
Divisor por 2 
 
 
 
 
 
 
 
 
 
 
CONTADOR ASSINCRONO DE MODULO 4 – CONTA (0 ,1, 2, 3) 
 
 S1 S0 
 
1 1 
 
1 Q1 1 Q0 
 
 
1 Q1 1 Q0 
 
 1 Ck 1 
 
Q0 DIVISOR POR 2 
Q1 DIVISOR POR 4 
 
Tomando as Saídas Q1,Q0 Crescente 
 
 
 
 
 
Tomando as invertidasDecrescente 
 
 
 
 
 
 
 
1 1 1 1
Ck 0 0 0 0 0
1 1 1 1
Q 0 0 0 0
1 1 1 1 1 1 1
Q 0 0 0 0
1
0
3 2
0 1
3 2
0 1
 
0 1 
3 2Q
Q
1
1
1
1
Ck
Ck S1 S0 
0 0 
0 1 
1 0 
1 1 
1 1 1 1 1 1 1 
Ck 0 0 0 0 0 0 0 
1 1 1 1 1 1 
Qo 0 0 0 0 0 0 0 0 
1 1 1 1 1 1 1 1 
Qo 0 0 0 0 0 0 
1 1 1 1 1 1 
Q1 0 0 0 0 0 0 0 0 
1 1 1 1 1 1 1 1 
Q1 0 0 0 0 0 0 
Q1Qo 
Q1Qo ` 11 ` 10 ` 01 ` 00 ` 11 ` 10 ` 01 ` 00 
` 00 ` 01 ` 10 ` 11 ` 00 ` 01 ` 10 ` 11 
 
 34 
CONTADOR ASSINCRONO DE MODULO 8 – CONTA (0 ,1, 2, 3, 4, 5, 6, 7) 
 
 
 
 
 
 
 
 
 
 
 
 
Para SAÍDAS Q2, Q1, Q0 CRESCENTE 
 
 
 
 
 
 
 
Para SAÍDAS INVERTIDAS  DECRESCENTE 
 
 
 
 
 
 
 
 
 
 
CONTADOR ASSINCRONO DE MODULO 16 – CONTA (0 a 15) 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
0 1
7 6
2 3
45
Q
0 1
7 6
2 3
45
Q
7 6
0 1
5 4
32
Q
7 6
0 1
5 4
32
Q
Q3 Q1 Q2 
S0 S1 S2 
Q0 Q1 Q2 
1 Ck 
1 
1 
1 
1 
1 
1 1 
1 
1 
1 1 
Q0 
S3 
Q3 
Q1 
Q2 
S0 S1 S2 
Q0 
Q1 Q2 
 
Q3 
Ck 
T T T T 
Ck S2 S1 S0 
0 0 0 
0 0 1 
0 1 0 
0 1 1 
1 0 0 
1 0 1 
1 1 0 
1 1 1 
0 0 0 
 
 35 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
FLIP-FLOP TIPO T é o J K com as entradas J = K = 1 e preset /clear em repouso = 1 
 
 
 
 
 
 
 
 
 
 
 
 
Ck S3 S2 S1 S0
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1
0 0 0 0
0 1
11 10
2 3
89
Q
5
6
7
4
12
12
3
14
15
Saídas 
principais
0 1
11 10
2 3
89
Q
5
6
7
4
12
12
3
14
15
0 1
11 10
2 3
89
Q
5
6
7
4
12
12
3
14
15
Saídas 
principais15 14
4 5
13 12
76
Q
10
9
8
11
3
2
1
0
Saídas 
invertidas
15 14
4 5
13 12
76
Q
10
9
8
11
3
2
1
0
15 14
4 5
13 12
76
Q
10
9
8
11
3
2
1
0
Saídas 
invertidas
 
Q
Q
1
1
1
1
Ck
Q 
Q 
T 
Ck 
 
 36 
CONTADOR DE FAIXA – é um contador assíncrono obtido a partir de um contador de 
módulo N (para uma faixa de contagem menor ou igual a N) 
 
Exemplo 1: CONTADOR DE FAIXA DE 02 A 05 - cresente 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
Exemplo 2: CONTADOR DE FAIXA DE 05 A 02 - decrescente 
 
É obtido através da leitura das saídas invertidas no mesmo circuito acima: 
 
 
 
 
 
 
2 3
45
Q
2 3
45
Q
Ck S2 S1 S0
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
0 0 0
Inicio
2
Fim
5
Ck S2 S1 S0
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
0 0 0
Inicio
2
Fim
5
Inicio
2
Inicio
2
Fim
5
 
5 4 
3 2 
Q Q 
Q0 Q1 Q2 
S0 S1 S2 
Q0 Q1 Q2 
Ck 
T T T 
Q0 Q1 Q2 
S0 S1 S2 
Q0 Q1 Q2 
Ck 
T T T 
 
 37 
Sistemas Digitais para Computação Roteiro da 26
a
 aula 
Referência ao Programa: Circuitos Seqüenciais (estados), Projetos de contadores de Faixa. 
 
1. Contador de faixa/ 2 transições. 
 
 
 transição 
 
 
 
 
 transição 
 
 
 
 
Passos: 
1- Pensar em mód 16 
 
2- Inicializar  2 = 0 0 1 0 
 c p p c p c c p 
6 = 0 1 1 0  9 = 1 0 0 1 
3- Transição p p c c c p c c 
14 = 1 1 1 0  4 = 0 1 0 0 
 Detectar Forçar 
 
4- Clear ou Preset Ocupado coloca um AND 
 
5- Clear ou Preset Sobra = 1 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
2 3 4 5 6
9
10
1112
13
14
Ck10k
+5V
T T TT
S3 S2 S1
146
S0
Q0Q1Q3 Q2
s ss s2 1 0 3 s3 s2 1 0 ssQ0
[2]
[9]
[4]
Q1Q3 Q2
 
 38 
2. Contador de faixa/ 2 transições Decrescente 
N
ã
o
 
Primeiro Método: 
 complementar os estados 
0  15 
1  14 
 
o o o 
o o o 
o o o 
 
15  0 Complemento para N-1 
 
 Monta o contador crescente para os complementares 
 
 
 
 
 
 
 
 
 
 
Toma as bordas “barradas” 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
14 13 12 11
10
9
87
6
5
1 2 3 4
5
6
78
9
10
[5]
4
Q3Q2 Q1 Q0
[5]
4
Q3Q2 Q1 Q0
4
Q3Q2 Q1 Q0
4
Q3Q2 Q1 Q0
5
1
1
1
1
1
1
1 1
1
1
1
1
1
1
1
1
1 1
1
1
1
Q 3 Q 2 Q 1 Q 0
Ck
Q0Q1Q3 Q2
Q0Q1
1
Q3 Q2
S 3 S 2 S 1 S 0
Q 3 Q 2 Q 1 Q 0Q 3 Q 2 Q 1 Q 0
Ck
Q0Q1Q3 Q2
Q0Q1
1
Q3 Q2
Ck
Q0Q1Q3 Q2
Q0Q1
1
Q3 Q2
S 3 S 2 S 1 S 0S 3 S 2 S 1 S 0
10k
+5V
10k
+5V
10k
+5V
10k
+5V
10
Q3 Q2Q1 Q0
10
Q3 Q2Q1 Q0
 
 39 
Exemplo 1: 
 Projetar um Contador Assíncrono DECRESCENTE na seqüência: 4 – 3 – 1 – 0 – 7 – 3 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
4 3 2
1
0
7
6
• COMPLEMENTAR 
OS ESTADOS
011 (3)100 (4) 010 (2)101 (5)
001 (1)110 (6)
000 (0)111 (7)
43
1
0
7
6
5
10k
[3]
10k10k
[3]
Ck
+5V
S2 S1 S0
Q0Q1Q2
Q0Q1Q2
Ck
+5V
S2 S1 S0
Q0Q1Q2
Q0Q1Q2
Ck
+5V
S2 S1 S0
Q0Q1Q2
Q0Q1Q2
[6]
5
Q
2
QQ
1 0
[6]
5
Q
2
QQ
1 0
5
Q
2
QQ
1 0
1
[4]
Q
2
QQ
1 0
1
[4]
Q
2
QQ
1 0
Q 2 Q 1 
Q 0 Q 2 Q 1 
Q 0 
1
1 1
1
1
1
1
1 1
1
1
1
 
 40 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
1
1 1
1
1
1
1
1 1
1
1
1
111
101
110
100
Q0Q1Q2CK
111
101
110
100
Q0Q1Q2CK
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1 3
57
0
1 3
57
0
Solução:
Ck
S2 S1 S0
Q0Q1Q2
Q0Q1Q2
Ck
S2 S1 S0
Q0Q1Q2
Q0Q1Q2
[1]
10k
+5V
[1]
10k
+5V
[1]
10k
+5V
10k10k
+5V
0
Q
2
QQ
1 0
0
Q
2
QQ
1 0
0
Q
2
QQ
1 0
O CK inicia no FF de saída Q1
o Q1 é o clock de Q2
Q2 é o clock de Q0
detectar o 0(000) e 
forçar o 1(001)
 
 41 
Atividades para casa: 
 
 
 Ler e Responder as questões e problemas do Capítulo 5 : 5.1 a 5.8 do Livro texto 
 
Exercícios: 
 Construir a tabela verdade e esquematizar: 
 
um contador binário assíncrono que inicie em 2 e conte até 13 (contador de Faixa de 2 a 13) 
 
um contador binário assíncrono que inicie em 4 e conte até 14 (contador de Faixa de 4 a 14) 
 
Um contador de década (0 a 9) 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 42 
Sistemas Digitais para Computação Roteiro da 27
a
 aula 
 
Referência ao Programa: Circuitos Seqüenciais: Contadores Síncronos para seqüência qualquer; 
projetos de contadores síncronos 
 
Exemplo 1: Projetar um Contador síncrono na seqüência: 1 – 3 – 2 – 0 – 1 
 
Solução: 
1. Pensar em modulo 3 com Ck comum (sincronizado) 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
2. Lembrar a regra do funcionamento do FF-JK 
 
3. Construir a tabela considerando o item 1. 
 
4. Usar o mapa para encontrar: J1, K1, J0, K0:0
1 3
2
0
1 3
2
CkCkCk
Q1 Q0
Q1 Q0
K1 K0
J1 J0
1 1
11
Q1 Q0
Q1 Q0
K1 K0
J1 J0
1 1
Q1 Q0
Q1 Q0
K1 K0
J1 J0
1 1
1111
1 X1 X X 0X 0
X 0X 0 X 1X 1
X 1X 1 0 X0 X
0 0 00 0 0 0 X0 X 1 X1 X
Qa 
Q 
Qa 
Q 
0 11 0 11
Q1 Q0 J1 K1 J0 K0Q1 Q0 J1 K1 J0 K0
1 13 1 13
1 02 1 02
J1 = Q0J1 = Q0
0
Q0
Q1 0 1
0 0 
00
1 
01
1 2 
10
3 
11
Q0
Q1 0 1
0 0 
00
1 
01
1 2 
10
3 
11
J1
Q0
Q1 0 1
0
1
J1
Q0
Q1 0 1
0
1
Q0
Q1 0 1
0
1 X XX X
1
K1
Q0
Q1 0 1
0
1
K1
Q0
Q1 0 1
0
1
Q0
Q1 0 1
0
1 1 0
X XX X
K1 = Q0K1 = Q0K1 = Q0
K0
Q0
Q1 0 1
0
1
K0
Q0
Q1 0 1
0
1
Q0
Q1 0 1
0
1
J0
Q0
Q1 0 1
0
1
J0
Q0
Q1 0 1
0
1
Q0
Q1 0 1
0
1 1X
X
X
X 0
K0 = Q1K0 = Q1
1
0 X
X
X
X
J0 = Q1J0 = Q1J0 = Q1
Ck Qa Q J K
0 0 0 X resetado p/ resetado (manter J=0, K qq)
0 1 1 X resetado p/ setado (colocar J=1, K qq)
1 0 X 1 setado p/ resetado (manter K=1, J qq)
1 1 X 0 setado p/ setado (manter K=0, J qq)
 
 43 
5. Esquematizar o circuito resultante 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
Exemplo 2: Projetar um Contador síncrono na seqüência: 3, 4, 0, 2, 1, 3.... 
 
Solução: 
 
 
 
 
 
 
 
1. Pensar em modulo 3 com Ck comum (sincronizado) 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
2
3 4
0
1
Q2 Q1 Q0
Q2 Q1 Q0
K2 K1 K0
J2 J1 J0
Ck
J1 = Q0J1 = Q0
K1 = Q0K1 = Q0K1 = Q0 K0 = Q1K0 = Q1
J0 = Q1J0 = Q1J0 = Q1
Ck
Q1 Q0
Q1 Q0
K1 K0
J1
1
J0
1
11
Ck
Q1 Q0
Q1 Q0
K1 K0
J1
1
J0
1
11
Q1 Q0
Q1 Q0
K1 K0
J1
1
J0
1
11
Q1 Q0
K1 K0
J1
1
J0
1
11
 
 44 
2. Lembrar a regra do funcionamento do FF-JK 
 
 
 
 
 
 
3. Construir a tabela considerando o item 2 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
4. Usar o mapa para encontrar J2, K2, J1, K1, J0, K0: 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
Ck Qa Q J K
0 0 0 X resetado p/ resetado (manter J=0, K qq)
0 1 1 X resetado p/ setado (colocar J=1, K qq)
1 0 X 1 setado p/ resetado (manter K=1, J qq)
1 1 X 0 setado p/ setado (manter K=0, J qq)
Qa 
Q Q2 Q1 Q0 J2 K2 J1 K1 J0 K0
3 0 1 1 1 X X 1 X 1
4 1 0 0 X 1 0 X 0 X
0 0 0 0 0 X 1 X 0 X
2 0 1 0 0 X X 1 1 X
1 0 0 1 0 X 1 X X 0
5 0 0 1 X X X X X X
fora 6 0 0 1 X X X X X X
7 0 0 1 X X X X X X
 Q1,Q0
 Q2 0,0 0,1 1,1 1,0
0 0 
000
1 
001
3 
011
2 
010
0 4 
100
5 
101
7 
111
6 
110
 Q1,Q0 Q1,Q0 
 Q2 0,0 0,1 1,1 1,0 Q2 0,0 0,1 1,1 1,0 
0 0 0 1 0 0 X X X X 
1 X X X X 1 1 X X X 
J2 = Q1Q0 K2 = 1 
 Q1,Q0 Q1,Q0 
 Q2 0,0 0,1 1,1 1,0 Q2 0,0 0,1 1,1 1,0 
0 1 1 X X 0 X X 1 1 
1 0 X X X 1 X X X X 
J1 = Q2 K1 = 1 
 Q1,Q0 Q1,Q0 
 Q2 0,0 0,1 1,1 1,0 Q2 0,0 0,1 1,1 1,0 
0 0 X X 1 0 X 0 1 X 
1 0 X X X 1 X X X X 
J0 = Q1 K0 = Q1 
1 
1 
1 1 
 
 45 
 
5. Esquematizar o circuito resultante 
 
 
 
 
 
 
 
 
 
 
 
 
 
 46 
 
 
 
 
 
 
 47 
 
 
 
 
 
 
 48 
Sistemas Digitais para Computação Roteiro da 28 
a
 aula 
 
Referência ao Programa: Circuitos Seqüenciais 
 Registradores 
Referência Livro Texto: Capítulo 5.16 a 5.18; 7.15, 7.18 a 7.22 
 
Objetivo: apresentar Registradores estáticos e de Deslocamento, Contador circular (anel) e contador 
Johnson (anel invertido), 
 
Revisão 
 Flip – Flop  D com SR 
 
 
 
 
 
 
 
 
 
Ck 
 
Na presença de Ck = 1 
 
 S = 0 
 D = 0 RESETA 
 R = 1 
 
 
 S = 1 
 D = 1 SETA 
 R = 0 
 
 
 
Quando Ck = 0 , não reconhece as entradas S/R  Qa (Repouso) 
Não tem condição proibida 
Diagrama de estados: 
 
 
 
 
 
 
 
 
Q 
Q D 
D 
Ck 
0 desabilita 
1 Habilita (enable) 
 copia o dado na 
 saída: Q D 
 
 49 
 
 FF D com J K 
 
 
 
 
 
 
 
 
 
 
 
 
 
 Exemplo de projeto de contador síncrono com FF D com Transição 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
1. Prever para “onde” (combinação) tem que ir e coloca esta nas entradas 
2. Projeto mais fácil que JK , mas, em geral resulta em expressões mais complexas. 
23
1
7
5
Q2 Q1 Q0 D2 D1 D0
3 0 1 1 0 1 0 2
2 0 1 0 1 0 1 5
5 1 0 1 0 0 1 1
1 0 0 1 1 1 1 7
7 1 1 1 0 1 1 3
0 0 0 0 X X X
4 1 0 0 X X X
6 1 1 0 X X X
Q Q 
Q Q D 
J 
K 
D 
Ck Ck 
sem transição repouso 
com transição 
 copia o dado na 
 saída: Q D 
Q2 Q1 Q0 
Q2 Q1 Q0 
D2 D1 D0 
Ck 
[ 3 ] 
10k 
+5V 
 
 50 
 
3. Mapa de Karnougt 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
4. Esquema 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
Q2 Q1 Q0
Q2 Q1 Q0
D2 D1 D0
Ck
[ 3 ]
10k
+5V
Q2 Q1 Q0
Q2 Q1 Q0
D2 D1 D0
Ck
[ 3 ]
10k
+5V
 Q1,Q0 Q1,Q0 
 Q2 0,0 0,1 1,1 1,0 Q2 0,0 0,1 1,1 1,0 
0 0 
000 
1 
001 
3 
011 
2 
010 
0 X 1 0 1 
1 4 
100 
5 
101 
7 
111 
6 
110 
1 X 1 1 X 
D0 = Q2 + Q1 + Q0 
 Q1,Q0 Q1,Q0 
 Q2 0,0 0,1 1,1 1,0 Q2 0,0 0,1 1,1 1,0 
0 X 1 0 1 0 X 1 1 0 
1 X 0 0 X 1 X 0 1 X 
D2 = Q2 Q1 +Q0 D1 = Q2.Q0 + Q1Q0 
 
 51 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
• Carrega / armazena uma palavra  cada FF - D guarda um bit 
• REGISTRADOR ESTÁTICO: 
• EXEMPLO: Registrador estático de 4 bits 
• 4 FF - D com clock sincronizado 
 SAÍDAS 
ENTRADAS 
D D D D 
CK 
 SAÍDAS 
ENTRADAS 
D D D D 
CK 
• REGISTRADORES DE DESLOCAMENTO: 
• São registradores baseados em dispositivos FF- D Sincronos 
 
• Na presença de transição Ck 1  0 
 
• D = 0  S = 0 e R = 1  RESETA ( Q = 0 ) 
• D = 1  S = 1 e R = 0  SETA ( Q = 1 ) 
Q 
Q D 
D 
Ck 
sem transição repouso 
com transição 
copia o dado na 
saída: Q D 
Q 
Q D 
D 
Ck 
sem transição repouso 
com transição 
copia o dado na 
saída: Q D 
 
 52 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
EX: carregar o numero 11 = 1 0 1 1 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
Clear D Ck Q3 Q2 Q1 Q0
0 X ~-- 0 0 0 0
1 1 1 0 0 0 0
1 0 0 0 01 0 0 0 00
1 1 1
1 11
1 0 0 0 00 1 0 0 0 00
01 1 0 0 0 001 1 0 0 0 0
1 0
• REGISTRADORES DE DESLOCAMENTO 
Saídas Paralelas 
D = Entrada 
Serial à esq. 
Q2 Q2 Q1 Q0 
Q3 Q2 Q1 Q0 
a entrada do seguinte é a sa í da do anterior. 
Exemplo 4 bits  
• Deslocamento para a direita : Com Carga serial e Saída Paralela 
CK 
 
 53 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
0 X ~-- 0 0 0 0
1 1 1 0 0 0 0
1 0 0 0 01 0 0 0 00
1 1 1
1 11
1 0 0 0 00 1 0 0 0 00
01 1 0 0 0 001 1 0 0 0 0
1 0
Clear D Ck Q0 Q1 Q2 Q3
• Deslocamento para a esquerda : Com carga serial e Saída 
Paralela.EX: carregar o numero 11 = 1011 
 
 Clear 
Q2 Q2 Q1 Q0 
Q3 Q2 Q1 Q0 
Saídas Paralelas 
D = Entrada 
Serial à direita 
CK 
 
 54 
 
Deslocamento para a direita: Com carga PARALELA e Saída SERIAL 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
EX: carregar o numero 13 = 1 1 0 1 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
Q2
SH
Q2 Q1 Q0
Sa
LD
0 1
A B C D
Sb Sc Sd
CK
*
Q2
SH
Q2 Q1 Q0
Sa
LD
0 1
A B C D
Sb Sc Sd
CK
Q2
SH
Q2 Q1 Q0
Sa
LD
0 1
A B C D
Sb Sc Sd
CK
*
Clear LD Ck SA SB SC SD SSD
0 x ~-- 0 0 0 0 1a etapa: Clear geral
1 1 ~-- 1 1 0 1 2a etapa: Carga Paralela Ex.: ABCD = 1101
1 0 * 1 1 0 
1 0 * * 1 1 Deslocamento
1 0 * * * 1 
1 0 * * * *
 
 55 
 
CONTADORES REALIMENTADOS (ROTAÇÃO) 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 Exemplo de Possíveis Seqüências: Q3 Q2 Q1 Q0 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
Q2 Q2 Q1 Q0
Q3 Q2 Q1 Q0
D
Ck Ck
8 9
11
10
ANEL
2 6
14
4 12
13
1 3
7
5
0 150 0 0 0 1 1 1 1
0 0 0 1 0 0 1 1
0 1 1 10 1 0 1
0 0 0 1 0 0 1 1
0 1 1 1
1 3
75
8 9
1110
4 12
135
1 3
7
2 6
14
1 0 0 0 1 0 0 1
1 0 1 11 0 1 0
0 1 0 0 1 1 0 0
1 1 0 10 1 0 1
0 0 1 0 0 1 1 0
1 1 1 0
 
 56 
 
CONTADOR J0HNSON DE 4 BITS 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
8 9
14 10
1 5
7 6
12 4
15 13
0 2
3 11
0 0 0 0 0 0 1 0
1 1 1 1 1 1 0 1
0 0 0 0 0 0 1 0
0 2
8 9
7 6
12 4
3 11
15 13
0 2
14 10
1 5
1 0 0 0 1 0 0 1
0 1 1 1 0 1 1 0
1 1 0 0 0 1 0 0
0 0 1 1 1 0 1 1
1 1 1 0 1 0 1 0
0 0 0 1 0 1 0 1
Q2 Q2 Q1 Q0
Q3 Q2 Q1 Q0
D
Ck Ck
 
 57 
Exercícios PARA CASA : 
 
1- Escrever e desenhar o diagrama de estados das possíveis seqüências de contagem 
doS Registradores de Deslocamento (figuras abaixo). 
 
 
 
 
 
 
 
 
 
 
 
 
 
2- Projeto de um contador decrescente para a seqüência 4-3-1-0-7-3 
 
a) Assíncrono 
b) Síncrono 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
Obs: 29ª aula aula resumo no laboratório, 30ª aula  Revisão para avaliação e 31ª aula 
 avaliação 
 
Q
1 
Q
0 
Q
1 
Q0 
D 
C
k 
Q
1 
Q0 
Q
1 
Q0 
D 
C
k