17-Sistemas Digitais II - Poli - Métodos de projeto estruturado de sistemas digitais

Prévia do material em texto

1
1
© Andrade, Saraiva, Simplício, Midoriakawa, Spina 2.017 <Metod. Proj. Estrutur.> PCS 3225 Sistemas Digitais II 1
PCS 3225
Sistemas Digitais II
Módulo 11 – Métodos de Projeto 
Estruturado
Saraiva, Antônio Mauro
Professor Responsável
Andrade, Marco Túlio Carvalho de
Professor Responsável Pela Revisão
versão: Novembro de 2017
© Andrade, Saraiva, Simplício, Midoriakawa, Spina 2.017 <Metod. Proj. Estrutur.> PCS 3225 Sistemas Digitais II 2
Conteúdo
1. Estrutura de um sistema digital
2. Exemplo: Projeto de Circuito Síncrono -
Multiplicador Binário
3. Algoritmo Tradicional
4. Algoritmo Melhorado
5. O projeto
1. Especificação do Multiplicador Binário – MB
2. Projeto do MB com Circuitos Digitais
– Projeto do Fluxo de Dados
– Projeto da Unidade de Controle
– Implementação da Unidade de Controle 
6. Bibliografia Importante
2
2
© Andrade, Saraiva, Simplício, Midoriakawa, Spina 2.017 <Metod. Proj. Estrutur.> PCS 3225 Sistemas Digitais II 3
1.Estrutura de um Sistema Digital
• Diagrama de um sistema digital geral
3
© Andrade, Saraiva, Simplício, Midoriakawa, Spina 2.017 <Metod. Proj. Estrutur.> PCS 3225 Sistemas Digitais II 4
1. Estrutura de um Sistema Digital
• Unidade de dados
– Responsável pelo armazenamento, rotea-
mento, combinação e processamento em 
geral dos DADOS.
– Composto principalmente por:
» Registradores, contadores, deslocadores;
» Memórias;
» Unidades funcionais gerais (somadores, ULAs, 
comparadores, etc).
– Recebe COMANDOS da unidade de contro-
le.
4
3
3
© Andrade, Saraiva, Simplício, Midoriakawa, Spina 2.017 <Metod. Proj. Estrutur.> PCS 3225 Sistemas Digitais II 5
1. Estrutura de um Sistema Digital
• Unidade de controle
– recebe: 
» COMANDOS externos para o sistema digital e
sinais de ESTADO (condições) da unidade de 
dados.
– envia:
» sinais de CONTROLE 
para a unidade de dados
– gera
» Sinais de controle/estado
como saída do sistema
5
© Andrade, Saraiva, Simplício, Midoriakawa, Spina 2.017 <Metod. Proj. Estrutur.> PCS 3225 Sistemas Digitais II 6
1. Estrutura de um Sistema Digital
• Unidade de controle
– Responsável pelo sequenciamento das 
operações realizadas pelo sistema digital.
– Ações principais:
»Iniciar e terminar operações;
»Testar condições;
»Decidir ações futuras;
– Modelo baseado em uma máquina de 
estados.
6
4
4
© Andrade, Saraiva, Simplício, Midoriakawa, Spina 2.017 <Metod. Proj. Estrutur.> PCS 3225 Sistemas Digitais II 7
Metodologia de Projeto
1. Elaboração do algoritmo (geral) do funciona-
mento do circuito;
2. Geração de uma máquina de estados de alto 
nível (comandos e condições gerais);
3. Identificação dos componentes da unidade de 
dados e operações relacionadas;
4. A partir da unidade de dados, obter uma má-
quina de estados da unidade de controle;
5. Projetar a unidade de dados e a unidade de 
controle.
7
© Andrade, Saraiva, Simplício, Midoriakawa, Spina 2.017 <Metod. Proj. Estrutur.> PCS 3225 Sistemas Digitais II 8
2. Exemplo
Multiplicador Binário
5
5
© Andrade, Saraiva, Simplício, Midoriakawa, Spina 2.017 <Metod. Proj. Estrutur.> PCS 3225 Sistemas Digitais II 9
3. Algoritmo Tradicional
� Sucessivos deslocamentos do multiplicando à
esquerda (produtos parciais).
© Andrade, Saraiva, Simplício, Midoriakawa, Spina 2.017 <Metod. Proj. Estrutur.> PCS 3225 Sistemas Digitais II 10
3. Algoritmo Tradicional
� Implementação em circuito digital deve 
executar a soma em etapas.
Desvantagem: necessidade
de se utilizar um somador
de 2n bits, quando os
operandos possuírem n
bits.
6
6
© Andrade, Saraiva, Simplício, Midoriakawa, Spina 2.017 <Metod. Proj. Estrutur.> PCS 3225 Sistemas Digitais II 11
4. Algoritmo Melhorado
Solução: utilizar um somador de n bits e deslocamento para a
direita do produto parcial. Passos do algoritmo:
1. Inicialmente o produto parcial é ajustado para 0
(zero);
2. Um bit do multiplicador é processado de cada vez,
começando pelo bit menos significativo;
2.1 Se o bit sendo processado for 1 (um), o
multiplicando é somado ao produto parcial e depois
é realizado um deslocamento, para a direita, do
produto parcial;
2.2 Se o bit sendo processado for 0 (zero), o produto
parcial é apenas deslocado para a direita;
© Andrade, Saraiva, Simplício, Midoriakawa, Spina 2.017 <Metod. Proj. Estrutur.> PCS 3225 Sistemas Digitais II 12
4. Algoritmo Melhorado
Solução: utilizar um somador de n bits e
deslocamento para a direita do produto parcial.
Passos do algoritmo:
3. O bit de vai-um (carry) do somador é
armazenado em um flip-flop que deve estar
conectado ao registrador deslocador contendo o
produto parcial;
4. A soma deve ser realizada apenas nos n bits
mais significativos de produto parcial.
7
7
© Andrade, Saraiva, Simplício, Midoriakawa, Spina 2.017 <Metod. Proj. Estrutur.> PCS 3225 Sistemas Digitais II 13
4. Algoritmo Melhorado
� Exemplo de aplicação do algoritmo com n=4
© Andrade, Saraiva, Simplício, Midoriakawa, Spina 2.017 <Metod. Proj. Estrutur.> PCS 3225 Sistemas Digitais II 14
5. O projeto 
5.1 Especificação do Multiplicador 
Binário – MB 
� Responsável pela realização de uma 
multiplicação de dois números binários 
sem sinal de 4 bits.
� Valores introduzidos separadamente via 
chaves CH0 a CH3 (IN).
� Operação iniciada pelo sinal INICIAR 
(botão B1).
8
8
© Andrade, Saraiva, Simplício, Midoriakawa, Spina 2.017 <Metod. Proj. Estrutur.> PCS 3225 Sistemas Digitais II 15
5. O projeto 
5.1 Especificação do Multiplicador 
Binário – MB
� Resultado da operação: 8 bits 
conectados em display de Saída (OUT).
� Operandos de multiplicação – sinais: 
ENTRA_MULTIPLICANDO ( CH6 ) e 
ENTRA_MULTIPLICADOR ( CH7 ).
© Andrade, Saraiva, Simplício, Midoriakawa, Spina 2.017 <Metod. Proj. Estrutur.> PCS 3225 Sistemas Digitais II 16
5. O projeto 
5.1 Especificação do Multiplicador Binário – MB
9
9
© Andrade, Saraiva, Simplício, Midoriakawa, Spina 2.017 <Metod. Proj. Estrutur.> PCS 3225 Sistemas Digitais II 17
5. O projeto 
5.1 Especificação do Multiplicador 
Binário – MB
� Operação (passos [1/2]):
1. Acertar um valor binário na via de 
dados de entrada ( IN ); 
2. Ativar o sinal 
ENTRA_MULTIPLICANDO; 
3. Colocar outro valor na via de dados de 
entrada;
© Andrade, Saraiva, Simplício, Midoriakawa, Spina 2.017 <Metod. Proj. Estrutur.> PCS 3225 Sistemas Digitais II 18
5. O projeto 
5.1 Especificação do Multiplicador 
Binário – MB
� Operação (passos [2/2]):
4. Ativar o sinal 
ENTRA_MULTIPLICADOR; 
5. Acionar o botão INICIAR para a 
execução da multiplicação binária;
6. Verificar resultado na via de dados de 
saída(OUT).
10
10
© Andrade, Saraiva, Simplício, Midoriakawa, Spina 2.017 <Metod. Proj. Estrutur.> PCS 3225 Sistemas Digitais II 19
5. O projeto 
5.2 Projeto do MB com Circuitos Digitais
� Uma forma é Particionar o MB em Unidade de 
Controle (UC) e Fluxo de Dados (FD).
MB Fluxo
de
Dados
(FD)
Unidade
de
Controle
(UC)
© Andrade, Saraiva, Simplício, Midoriakawa, Spina 2.017 <Metod. Proj. Estrutur.> PCS 3225 Sistemas Digitais II 20
5. O projeto 
5.2.1 Fluxo de Dados
� Deve conter todos os elementos necessários para a execução 
do algoritmo.
Diagrama de 
Blocos do 
Multiplicador 
Binário
11
11
© Andrade, Saraiva, Simplício, Midoriakawa, Spina 2.017 <Metod. Proj. Estrutur.> PCS 3225 Sistemas Digitais II 21
O projeto 5. O projeto 
5.2.1 Fluxo de 
Dados
� Deve conter to-
dos os elemen-
tos necessários 
para a execução 
do algoritmo.
� Diagrama de 
Blocos do Mul-
tiplicador Biná-
rio.
© Andrade, Saraiva, Simplício, Midoriakawa, Spina 2.017 <Metod. Proj. Estrutur.> PCS 3225 Sistemas Digitais II 22
5.2.2 Projeto da Unidade de 
Controle
� Pode ser projetada de diver-
sos modos. Adotaremos o 
Diagrama ASM (ver resumosobre ASM – Diagrama de 
Blocos do Multiplicador Bi-
nário).
Simplificação adotada: 
Multiplicando e multi-
plicador já foram previa-
mente armazenados nos 
registradores B e Q.
5. O projeto 
12
12
© Andrade, Saraiva, Simplício, Midoriakawa, Spina 2.017 <Metod. Proj. Estrutur.> PCS 3225 Sistemas Digitais II 23
5. O projeto 
5.2.3 Implementação da Unidade de Controle 
a) Modelo clássico de circuito seqüencial síncrono 
© Andrade, Saraiva, Simplício, Midoriakawa, Spina 2.017 <Metod. Proj. Estrutur.> PCS 3225 Sistemas Digitais II 24
5. O projeto 
5.2.3 Implementação da Unidade de 
Controle 
a) Modelo clássico de circuito sequencial 
síncrono
– Saídas totalmente independentes –
Estratégia: "Agrupamos saídas que 
sempre tem que estar ativas nas 
mesmas situações."
13
13
© Andrade, Saraiva, Simplício, Midoriakawa, Spina 2.017 <Metod. Proj. Estrutur.> PCS 3225 Sistemas Digitais II 25
5. O projeto 
� .
© Andrade, Saraiva, Simplício, Midoriakawa, Spina 2.017 <Metod. Proj. Estrutur.> PCS 3225 Sistemas Digitais II 26
5. O projeto 
5.2.3 Implementação da Unidade de 
Controle 
b) Modelo – UM Flip-Flop por ESTADO:
– Os diagramas ASM podem ser di-
retamente mapeados em circuitos, 
de acordo com as equivalências (a 
seguir).
– O “nome do estado” representa uma 
variável de chaveamento.
14
14
© Andrade, Saraiva, Simplício, Midoriakawa, Spina 2.017 <Metod. Proj. Estrutur.> PCS 3225 Sistemas Digitais II 27
5. O projeto 
© Andrade, Saraiva, Simplício, Midoriakawa, Spina 2.017 <Metod. Proj. Estrutur.> PCS 3225 Sistemas Digitais II 28
5. O projeto 
5.2.3 Implementação da Unidade de Controle 
b) Modelo de “UM Flip-Flop por ESTADO”
Equivalências:
15
15
© Andrade, Saraiva, Simplício, Midoriakawa, Spina 2.017 <Metod. Proj. Estrutur.> PCS 3225 Sistemas Digitais II 29
5. O projeto 
5.2.3 Implementação da Unidade de Controle 
b) Modelo de “UM Flip-Flop por ESTADO”
Equivalências:
© Andrade, Saraiva, Simplício, Midoriakawa, Spina 2.017 <Metod. Proj. Estrutur.> PCS 3225 Sistemas Digitais II 30
5. O projeto 
5.2.3 Implementação da Unidade de Controle 
b) Modelo de “UM Flip-Flop por ESTADO”
Equivalências:
16
16
© Andrade, Saraiva, Simplício, Midoriakawa, Spina 2.017 <Metod. Proj. Estrutur.> PCS 3225 Sistemas Digitais II 31
5. O projeto 
5.2.3 Implementação da Unidade de Controle 
b) Modelo de “UM Flip-Flop por ESTADO”
Equivalências:
© Andrade, Saraiva, Simplício, Midoriakawa, Spina 2.017 <Metod. Proj. Estrutur.> PCS 3225 Sistemas Digitais II 32
5.2.3 
Implementação da 
Unidade de 
Controle 
b) Modelo de "UM Flip-Flop 
por ESTADO“
17
17
© Andrade, Saraiva, Simplício, Midoriakawa, Spina 2.017 <Metod. Proj. Estrutur.> PCS 3225 Sistemas Digitais II 33
5. O projeto 
5.2.3 Implementação da Unidade de Controle 
c) Modelo Registrador de Estado-Decodificador
• Usado quando o numero de estados é muito grande.
• Os estados serão representados deforma codificada 
(n flip-flops → 2n estados).
© Andrade, Saraiva, Simplício, Midoriakawa, Spina 2.017 <Metod. Proj. Estrutur.> PCS 3225 Sistemas Digitais II 34
5. O projeto 
5.2.3 Implementação da Unidade de Controle 
c) Modelo Registrador de Estado-Decodificador
• O circuito combinatório do próximo estado 
pode ser extraído da Tabela de Transição
18
18
© Andrade, Saraiva, Simplício, Midoriakawa, Spina 2.017 <Metod. Proj. Estrutur.> PCS 3225 Sistemas Digitais II 35
5. O projeto 
5.2.3 Implementação da Unidade de Controle 
c) Modelo Registrador de Estado-Decodificador
• Circuito Detalhado
© Andrade, Saraiva, Simplício, Midoriakawa, Spina 2.017 <Metod. Proj. Estrutur.> PCS 3225 Sistemas Digitais II 36
6. Bibliografia Importante
Midorikawa, ET, multiplicador binário - Apostila 
de PCS – 2355 / 2308
Kime, CR; Mano, MM. “Logic and Computer 
Design Fundamentals”. New Jersey Prentice Hall -
2000
19
19
© Andrade, Saraiva, Simplício, Midoriakawa, Spina 2.017 <Metod. Proj. Estrutur.> PCS 3225 Sistemas Digitais II 37
Lição de Casa
� Leitura Obrigatória:
– Capítulo X do Livro Texto.
� Exercícios Obrigatórios:
– Capítulo X do Livro Texto.
© Andrade, Saraiva, Simplício, Midoriakawa, Spina 2.017 <Metod. Proj. Estrutur.> PCS 3225 Sistemas Digitais II 38
Livro Texto
�Wakerly, J.F.; Digital Design –
Principles & Practices; Fourth
Edition, ISBN: 0-13-186389-4, 
Pearson & Prentice-Hall, Upper
Saddle, River, New Jersey, 07458, 
2006.
20
20
© Andrade, Saraiva, Simplício, Midoriakawa, Spina 2.017 <Metod. Proj. Estrutur.> PCS 3225 Sistemas Digitais II 39
Bibliografia Adicional Deste Assunto
� Ronald J. Tocci, Neal S. Widmer, Gregory L. Moss. Digital 
Systems: Principles and Applications, 11ed.
� Dias, Francisco José de Oliveira; Introdução aos Circuitos 
de Chaveamento; Apostila, PEL/EPUSP, 1.980;
� Fregni, Edson; Ranzini, Edith; Teoria da Comutação: 
Introdução aos Circuitos Digitais (Partes 1 e 2); Apostila 
PCS/EPUSP, Outubro de 1.999;
© Andrade, Saraiva, Simplício, Midoriakawa, Spina 2.017 <Metod. Proj. Estrutur.> PCS 3225 Sistemas Digitais II 40
Bibliografia Adicional Deste Assunto
� Hill, Frederic and Peterson, Gerald; 
Introduction to Switching Theory and Logical 
Design; Ed. John Wiley and Sons, 1.974;
� Ranzini, Edith; Circuitos de Chaveamento
(notas de aula); Apostila, EPUSP, 1.983.