Circuitos Digitais - Estrutura das Portas Lógicas - Parte b

Prévia do material em texto

1
Márcio Brandão – CIC/UnB – Circuitos Digitais Capítulo 3 – Estrutura das Portas Lógicas
Circuitos Digitais
Capítulo 3
Estrutura das Portas Lógicas
Parte b
Márcio Brandão – CIC/UnB – Circuitos Digitais Capítulo 3 – Estrutura das Portas Lógicas
Lógica DTL (Diode-Transistor Logic)
„ Porta NAND
… AND com diodos
… Inversor a transistor
e1
e2
eo
VCCVCC0
VCC0VCC
VCC
0
e1
0,2VCC
VCC0
eoe2
Garantem o corte do transistor
quando e1=0 ou e2=0 VL < 0
(Valores em Volts)
Márcio Brandão – CIC/UnB – Circuitos Digitais Capítulo 3 – Estrutura das Portas Lógicas
Lógica DTL discreta
„ Note que o problema de degradação do sinal foi 
minimizado
e1
e2
eo
VCCVCC0
VCC0VCC
VCC
0
e1
0,2VCC
VCC0
eoe2
Márcio Brandão – CIC/UnB – Circuitos Digitais Capítulo 3 – Estrutura das Portas Lógicas
Lógica DTL discreta
„ Outra versão da porta NAND que garante um 
corte e uma saturação mais eficientes para o 
transistor:
e1
e2
eo
Márcio Brandão – CIC/UnB – Circuitos Digitais Capítulo 3 – Estrutura das Portas Lógicas
Lógica DTL integrada
„ A lógica DTL integrada, ao invés de utilizar 
componente discretos, é construída em uma 
única pastilha de material semicondutor
„ Uma das preocupações dos projetistas de CI´s
(Circuitos Integrados) é tentar minimizar a 
necessidade de diversas fontes de alimentação 
minimizando o número de pinos necessários à
energização do CI.
Márcio Brandão – CIC/UnB – Circuitos Digitais Capítulo 3 – Estrutura das Portas Lógicas
Resistor e Capacitor integrados
2
Márcio Brandão – CIC/UnB – Circuitos Digitais Capítulo 3 – Estrutura das Portas Lógicas
Porta NAND DTL integrada
„ A configuração abaixo garante o 
funcionamento da porta sem a utilização da
fonte negativa VL. 
e1
e2
eo
Márcio Brandão – CIC/UnB – Circuitos Digitais Capítulo 3 – Estrutura das Portas Lógicas
Porta NAND DTL integrada
„ A versão abaixo propicia um aumento do fan-
out (número máximo de entradas de portas que
podem ser ligadas um uma determinada saída).
e1
e2
eo
Márcio Brandão – CIC/UnB – Circuitos Digitais Capítulo 3 – Estrutura das Portas Lógicas
Evolução do DTL ao TTL
„ TTL = Transistor-Transistor Logic
…O conjunto de diodos utilizados na porta NAND 
pode ser obtido a partir de um único transistor 
multi-emissor:
Márcio Brandão – CIC/UnB – Circuitos Digitais Capítulo 3 – Estrutura das Portas Lógicas
Transistor Multiemissor
„ http://www.freepatentsonline.com/EP0056571.pdf
Márcio Brandão – CIC/UnB – Circuitos Digitais Capítulo 3 – Estrutura das Portas Lógicas
Evolução do DTL ao TTL
„ A substituição dos diodos de entrada em uma
porta NAND DTL por um transistor multi-
emissor resulta em: 
eo
Márcio Brandão – CIC/UnB – Circuitos Digitais Capítulo 3 – Estrutura das Portas Lógicas
Evolução do DTL ao TTL
„ Porta NAND TTL simplificada:
eo
3
Márcio Brandão – CIC/UnB – Circuitos Digitais Capítulo 3 – Estrutura das Portas Lógicas
Lógica TTL (Transistor-Transistor Logic)
„ Porta NAND 7400
Márcio Brandão – CIC/UnB – Circuitos Digitais Capítulo 3 – Estrutura das Portas Lógicas
NAND – Todas as Entradas em “1” lógico
e1 = +5V
e2 = +5V
OFF
OFF
OFF
ON
ON
ON
OFF
eo < 0,4V
Márcio Brandão – CIC/UnB – Circuitos Digitais Capítulo 3 – Estrutura das Portas Lógicas
NAND – 1 entrada em “0” lógico
e1 = +5V
e2 = 0 V
OFF
OFF
OFF
ON
eo > 2,4V
ON
ON
OFF
Márcio Brandão – CIC/UnB – Circuitos Digitais Capítulo 3 – Estrutura das Portas Lógicas
NAND – 1 entrada em “0” lógico
e1 = +5V
e2 = 0 V
OFF
OFF
OFF
ON
eo > 2,4V
ON ON
OFF
Márcio Brandão – CIC/UnB – Circuitos Digitais Capítulo 3 – Estrutura das Portas Lógicas
NAND – 2 entradas em “0” lógico
e1 = 0V
e2 = 0 V
OFF
OFF
ON
eo > 2,4V
ON
ON
OFF
ON
Márcio Brandão – CIC/UnB – Circuitos Digitais Capítulo 3 – Estrutura das Portas Lógicas
Data-sheet:7400 (NAND)
4
Márcio Brandão – CIC/UnB – Circuitos Digitais Capítulo 3 – Estrutura das Portas Lógicas
Data-sheet:7400 (NAND)
Márcio Brandão – CIC/UnB – Circuitos Digitais Capítulo 3 – Estrutura das Portas Lógicas
Data-sheet:7400 (NAND)
Márcio Brandão – CIC/UnB – Circuitos Digitais Capítulo 3 – Estrutura das Portas Lógicas
Data-sheet:7400 (NAND)
Márcio Brandão – CIC/UnB – Circuitos Digitais Capítulo 3 – Estrutura das Portas Lógicas
Data-sheet:7400 (NAND)
Márcio Brandão – CIC/UnB – Circuitos Digitais Capítulo 3 – Estrutura das Portas Lógicas
Conexão saída - entrada
„ Saída em nível lógico “0”
Márcio Brandão – CIC/UnB – Circuitos Digitais Capítulo 3 – Estrutura das Portas Lógicas
Conexão saída - entrada
„ Saída em nível lógico “0”
5
Márcio Brandão – CIC/UnB – Circuitos Digitais Capítulo 3 – Estrutura das Portas Lógicas
Conexão saída - entrada
„ Saída em nível lógico “1”
Márcio Brandão – CIC/UnB – Circuitos Digitais Capítulo 3 – Estrutura das Portas Lógicas
Conexão saída - entrada
„ Saída em nível lógico “1”
Márcio Brandão – CIC/UnB – Circuitos Digitais Capítulo 3 – Estrutura das Portas Lógicas
Fan-out
„ Também denominado fator de acionamento de 
carga
…É definido como o número máximo de entradas
(de portas lógicas) que uma saída pode acionar 
com segurança
…Se esse número for excedido, a tensão do nível 
lógico de saída não poderá mais ser garantida
Márcio Brandão – CIC/UnB – Circuitos Digitais Capítulo 3 – Estrutura das Portas Lógicas
Fan-out
(max)
(max)
)(
IL
OL
I
IBAIXOoutfan =−
„ Nível lógico “0”
na saída:
Márcio Brandão – CIC/UnB – Circuitos Digitais Capítulo 3 – Estrutura das Portas Lógicas
Fan-out
„ Nível lógico “0”
na saída:
10
6,1
16
(max)
(max)
)( ===−
mA
mA
I
IBAIXOoutfan
IL
OL
Márcio Brandão – CIC/UnB – Circuitos Digitais Capítulo 3 – Estrutura das Portas Lógicas
Fan-out
„ Nível lógico “0” na saída:
6
Márcio Brandão – CIC/UnB – Circuitos Digitais Capítulo 3 – Estrutura das Portas Lógicas
Fan-out
„ Nível lógico “1”
na saída:
(max)
(max)
)(
IH
OH
I
IALTOoutfan =−
Márcio Brandão – CIC/UnB – Circuitos Digitais Capítulo 3 – Estrutura das Portas Lógicas
Fan-out
„ Nível lógico “1”
na saída:
10
40
400
(max)
(max)
)( ===−
A
A
I
IALTOoutfan
IH
OH
µ
µ
Márcio Brandão – CIC/UnB – Circuitos Digitais Capítulo 3 – Estrutura das Portas Lógicas
Fan-out
„ Nível lógico “1” na saída:
Márcio Brandão – CIC/UnB – Circuitos Digitais Capítulo 3 – Estrutura das Portas Lógicas
Margem de Ruído
„ Campos elétricos e magnéticos parasitas
podem induzir tensões nos fios das conexões 
entre os circuitos lógicos
„ Esses sinais espúrios são chamados de ruído
„ A imunidade ao ruído de um circuito lógico se 
refere à capacidade do circuito tolerar ruídos 
sem provocar alterações espúrias na tensão de 
saída
„ A margem de ruído é uma medida quantitativa 
da imunidade de ruído
Márcio Brandão – CIC/UnB – Circuitos Digitais Capítulo 3 – Estrutura das Portas Lógicas
Margem de Ruído
(min)(min) IHOHNH VVV −=
Márcio Brandão – CIC/UnB – Circuitos Digitais Capítulo 3 – Estrutura das Portas Lógicas
Margem de Ruído
VVVV IHOHNH 4,024,2(min)(min) =−=−=
VVVV OLILNL 4,04,08,0(max)(max) =−=−=
7
Márcio Brandão – CIC/UnB – Circuitos Digitais Capítulo 3 – Estrutura das Portas Lógicas
Porta Open-collector
„ Não apresenta o circuito de pull-up
…O pino de saída é o coletor do transistor de pull-
down
Márcio Brandão – CIC/UnB – Circuitos Digitais Capítulo 3 – Estrutura das Portas Lógicas
Porta Open-collector
„ É necessária a utilização de um resistor 
externo RL para operar como um elemento de 
pull-up:
Márcio Brandão – CIC/UnB – Circuitos Digitais Capítulo 3 – Estrutura das Portas Lógicas
Porta Open-collector
„ Símbolo:
BA.=
Márcio Brandão – CIC/UnB – Circuitos Digitais Capítulo3 – Estrutura das Portas Lógicas
Portas Open-collector
„ Notação IEEE/ANSI
Márcio Brandão – CIC/UnB – Circuitos Digitais Capítulo 3 – Estrutura das Portas Lógicas
Portas Open-collector
„ Podem ter as suas saídas interligadas, 
resultando na operação lógica AND entre elas.
„ Note que a ligação wired-AND exige a 
utilização de um resistor externo RL para 
exercer a função de pull-up
Márcio Brandão – CIC/UnB – Circuitos Digitais Capítulo 3 – Estrutura das Portas Lógicas
Portas Open-collector
)).((),,,( CDABDCBAf =
8
Márcio Brandão – CIC/UnB – Circuitos Digitais Capítulo 3 – Estrutura das Portas Lógicas
Portas Open-collector
„ Ou seja:
( ) ( )CDABDCBAf .),,,( =
Operação AND
Márcio Brandão – CIC/UnB – Circuitos Digitais Capítulo 3 – Estrutura das Portas Lógicas
AND com saída Open-Collector
„ 74LS09 (Data sheet da Fairchild)
Márcio Brandão – CIC/UnB – Circuitos Digitais Capítulo 3 – Estrutura das Portas Lógicas
AND com saída Open-Collector
Márcio Brandão – CIC/UnB – Circuitos Digitais Capítulo 3 – Estrutura das Portas Lógicas
AND com saída Open-Collector
Márcio Brandão – CIC/UnB – Circuitos Digitais Capítulo 3 – Estrutura das Portas Lógicas
AND com saída Open-Collector
Márcio Brandão – CIC/UnB – Circuitos Digitais Capítulo 3 – Estrutura das Portas Lógicas
Lógica Three-state
„ Three state (ou 3-state (ou tri-state))
…Desativação simultânea do pull-up e do pull-down
…Estado de alta impedância
9
Márcio Brandão – CIC/UnB – Circuitos Digitais Capítulo 3 – Estrutura das Portas Lógicas
Lógica Three-state
inputDataY _=
V0 OFF
OFF
Márcio Brandão – CIC/UnB – Circuitos Digitais Capítulo 3 – Estrutura das Portas Lógicas
Lógica Three-state
CCV
OFF
OFF
ON
ON
Saída flutuando
Márcio Brandão – CIC/UnB – Circuitos Digitais Capítulo 3 – Estrutura das Portas Lógicas
Lógica Three-state
„ Inversor com saída three-state
„ Buffer com saída three-state (74LS09)
Márcio Brandão – CIC/UnB – Circuitos Digitais Capítulo 3 – Estrutura das Portas Lógicas
Bit de um barramento bi-direcional
„ Quando C=“0” o buffer 1 está no estado de 
alta impedância
…O fluxo de dados se dá de B para A
Márcio Brandão – CIC/UnB – Circuitos Digitais Capítulo 3 – Estrutura das Portas Lógicas
Bit de um barramento bi-direcional
„ Quando C=“1” o buffer 2 está no estado de 
alta impedância
…O fluxo de dados se dá de A para B
Márcio Brandão – CIC/UnB – Circuitos Digitais Capítulo 3 – Estrutura das Portas Lógicas
Buffers three-state
„ Conectando sinais a um barramento comum
Transferindo o sinal B para o barramento
10
Márcio Brandão – CIC/UnB – Circuitos Digitais Capítulo 3 – Estrutura das Portas Lógicas
Lógica three-state
„ Símbolo IEEE/ANSI
Márcio Brandão – CIC/UnB – Circuitos Digitais Capítulo 3 – Estrutura das Portas Lógicas
Atrasos de propagação
„ tPHL = tempo de atraso do nível lógico “1” para 
o nível lógico “0” na saída da porta lógica
Márcio Brandão – CIC/UnB – Circuitos Digitais Capítulo 3 – Estrutura das Portas Lógicas
Atrasos de propagação
„ tPLH = tempo de atraso do nível lógico “0” para 
o nível lógico “1” na saída da porta lógica
Márcio Brandão – CIC/UnB – Circuitos Digitais Capítulo 3 – Estrutura das Portas Lógicas
Atrasos de propagação
„ Outra forma de representar os atrasos de 
propagação
Márcio Brandão – CIC/UnB – Circuitos Digitais Capítulo 3 – Estrutura das Portas Lógicas
Portas AOI (AND-OR-Invert)
„ Fornecem o equivalente lógico de dois níveis 
de portas com o retardo de apenas um nível
„ Semelhante à estrutura de uma NAND com 
outro divisor de fase em paralelo
Márcio Brandão – CIC/UnB – Circuitos Digitais Capítulo 3 – Estrutura das Portas Lógicas
Portas AOI (AND-OR-Invert)
CDABDCBAf +=),,,(
11
Márcio Brandão – CIC/UnB – Circuitos Digitais Capítulo 3 – Estrutura das Portas Lógicas
Portas AOI (AND-OR-Invert)
Porta expansora
EFCDABFEDCBAf ++=),,,,,(
Márcio Brandão – CIC/UnB – Circuitos Digitais Capítulo 3 – Estrutura das Portas Lógicas
Referências
„ Tocci, R. J. & Widmer, N. S., Sistemas 
Digitais: Princípios e Aplicações, Pearson-
Prentice-Hall
„ Katz, Randy H. (1993), Contemporary Logic
Design, Benjamin Cummings/ Addison
Wesley.
„ Hill, F. & Peterson, G. (1981), Introduction to 
Switching Theory and Logical Design, John 
Wiley & Sons.
„ Wakerly, John F., Digital Design Principles
and Practices