Material Aula ARQ 2016 2 Unid 3 Subsistema Memoria s5 [Compatibility Mode]

Prévia do material em texto

Mario A. Monteiro
ARQUITETURA DE COMPUTADORES
Unidade 3
SUB-SISTEMA DE MEMÓRIA
Mario A. Monteiro
ARQUITETURA DE COMPUTADORES
MEMÓRIA PRINCIPAL (RAM)
S U M Á R I O
SUB-SISTEMA DE MEMÓRIA
PRINCÍPIO DA LOCALIDADE
• Conceito : gap entre processador/memória
• Tipos de localidade
HIERARQUIA DE MEMÓRIA
• Tipos de memórias
• Características
Mario A. Monteiro
ARQUITETURA DE COMPUTADORES
POR QUE MUITAS MEMÓRIAS E NÃO APENAS UMA?
O IDEAL SERIA HAVER APENAS UMA MEMÓRIA NOS 
COMPUTADORES, COM OS SEGUINTES REQUISITOS:
• Tempo de acesso muito curto (semelhante ao do processador)
• Grande capacidade de armazenamento
• Armazenamento permanente (não volátil)
• Baixo custo
Mario A. Monteiro
ARQUITETURA DE COMPUTADORES
Comparação de velocidades do Processador e MP
(apenas processador e MP)
Há uma grande diferença de tempo entre a transferência da
MP para o processador e este usar os dados. No exemplo, o
processador gasta 2 nseg para somar e espera 100 nseg para
receber novos dados.
SUB-SISTEMA DE MEMÓRIA
Mario A. Monteiro
ARQUITETURA DE COMPUTADORES
Princípio da LocalidadePrincípio da Localidade
Há um princípio de programação que define o
modo como as instruções são executadas (em
sequência, durante um certo tempo)
Os programas são organizados de modo que
as linhas de código costumam ser executas
em sequência. Apenas em alguns momentos a
sequência é interrompida e o processo desvia
da sequência, sendo esta sequência retomada
em seguida.
Este princípio de programação é denominado:
PRINCÍPIO DA LOCALIDADE, sendo a base
da estratégia de emprego de hierarquia de
memórias.
Mais especificamente, da criação e uso das
memórias CACHE.
SUB-SISTEMA DE MEMÓRIA
Mario A. Monteiro
ARQUITETURA DE COMPUTADORES
Localidade Temporal
Sempre que o processador realiza um acesso a um endereço de memória, é muito 
provável que em curto tempo ele acesse novamente o mesmo endereço.
Princípio da LocalidadePrincípio da Localidade
SUB-SISTEMA DE MEMÓRIA
Localidade Espacial
Sempre que o processador realiza um acesso a um endereço de memória, é muito 
provável que o próximo acesso seja ao endereço contíguo seguinte.
Mario A. Monteiro
ARQUITETURA DE COMPUTADORES
DEVIDO AO PRINCÍPIO DA LOCALIDADE (ESPACIAL), É POSSÍVEL INCLUIR UMA
MEMÓRIA DE PEQUENA CAPACIDADE (CACHE) ENTRE A MEMÓRIA PRINCIPAL E O
PROCESSADOR.
CONSEQUÊNCIA DO PRINCÍPIO DA LOCALIDADE
SUB-SISTEMA DE MEMÓRIA
ESTA MEMÓRIA ARMAZENA UMA CERTA QUANTIDADE DOS DADOS QUE ESTÃO SENDO
USADOS NO MOMENTO, E QUE SÃO TRANSFERIDOS PARA O PROCESSADOR EM ALTA
VELOCIDADE.
Mario A. Monteiro
ARQUITETURA DE COMPUTADORES
Comparação de velocidades do Processador e MP
(utilizando memória cache intermediária)
Há uma grande diferença de tempo
entre a transferência da MP para o
processador e este usar os dados. No
exemplo, o proc. Gasta 2 nseg para
somar e espera 100 nseg para receber
novos dados.
Caso seja usada uma memória intermediária
de alta velocidade entre a MP e o
processador (que armazena uma cópia dos
dados sendo imediatamente usados). Este
espera 2 nseg pelos dados, em vez de 100
nseg. Esta memória intermediária é a
CACHE.
SUB-SISTEMA DE MEMÓRIA
Mario A. Monteiro
ARQUITETURA DE COMPUTADORES
EXEMPLO DO FUNCIONAMENTO DO PROCESSO DE ACESSO À MEMÓRIA, QUANDO HÁ MAIS 
DE UMA MEMÓRIA, E CONSIDERANDO-SE O PRINCÍPIO DA LOCALIDADE.
SUB-SISTEMA DE MEMÓRIA
O sistema é constituido de 
Processador-Cache – MP
-------------------------------------------
Sempre que o processador quer buscar 
um dado ,ele coloca seu endereço (da 
MP) no BE.
--------------------------------------------
O controle da memória cache intercepta 
o endereço e verifica se há uma cópia do 
dado na cache.
-------------------------------------------
Se houver a cópia, chama-se de 
ACERTO (A) ou HIT (H).
Se não houver cópia do dado na cache, 
chama-se de FALTA (F) ou MISS (M).
Mario A. Monteiro
ARQUITETURA DE COMPUTADORES
FUNCIONAMENTO DO PROCESSO DE ACESSO À MEMÓRIA, QUANDO HÁ MAIS DE UMA 
MEMÓRIA, E CONSIDERANDO-SE O PRINCÍPIO DA LOCALIDADE.
SUB-SISTEMA DE MEMÓRIA
• Nesse caso, o sistema busca um bloco de dados contíguos na MP (que contém
o dado desejado mais os dados que deverão ser buscados nos próximos acessos, 
devido ao princípio da localidade) e traz para a memória cache . E leva o dado 
desejado para o processador.
• A Falta (Miss) acarreta uma perda de tempo, mas espera-se que seja pouco
frequente.
• A Eficiência do sistema (E) é medida pela relação entre Acertos (A) e Total de 
Acessos (T).
E = A / T
Mario A. Monteiro
ARQUITETURA DE COMPUTADORES
EXEMPLO DO FUNCIONAMENTO DO PROCESSO DE ACESSO À MEMÓRIA.
SUB-SISTEMA DE MEMÓRIA
• Tempos de Acesso :
• Processador - Cache = 2 nseg
• Cache - MP = 60 nseg
• Período de Acessos considerado no exemplo: 100 acessos
• Eficiência (E) do sistema: 95 %
Qual deverá ser o tempo médio de acesso do sistema?
Se E = 95 %, então, em 95 acessos há A-acertos (tempo de 2 ns) e em 5 
acessos há F – faltas (60 + 2 = 62 ns)
T. Médio = (95 * 2) + (5 * 62) / 100 = (190 + 310) / 100 = 500 / 100 = 5 ns
Mario A. Monteiro
ARQUITETURA DE COMPUTADORES
� Registradores 
� Memória Cache
� Memória Principal (RAM)
� Memória Secundária (HDs, CDs, DVDs...)
� Memória Virtual
HIERARQUIA DE MEMÓRIAS
SUB-SISTEMA DE MEMÓRIA
Mario A. Monteiro
ARQUITETURA DE COMPUTADORES
SUB-SISTEMA DE MEMÓRIA
HIERARQUIA DE MEMÓRIAS
Mario A. Monteiro
ARQUITETURA DE COMPUTADORES
TIPOS E CARACTERÍSTICAS DE MEMÓRIAS
� TECNOLOGIA 
Refere-se ao tipo de componentes usados na fabricação da memória. 
Pode ser: eletrônica ou eletromecânica.
� VOLATILIDADE
Propriedade da memória reter ou não informação quando está sem
energia de alimentação.
SUB-SISTEMA DE MEMÓRIA
Mario A. Monteiro
ARQUITETURA DE COMPUTADORES
� TEMPO DE ACESSO/CICLO DE MEMÓRIA
- Período de tempo gasto para realização de um acesso (seja para 
leitura ou para escrita). Usualmente medido em nseg, microseg ou
mseg.
- Ciclo de memória (ou de máquina) – intervalo de tempo entre dois
acessos consecutivos
� CAPACIDADE
- Quantidade máxima de informação armazenável na memória. 
Usualmente medida em Bytes.
SUB-SISTEMA DE MEMÓRIA
TIPOS E CARACTERÍSTICAS DE MEMÓRIAS
Mario A. Monteiro
ARQUITETURA DE COMPUTADORES
SUB-SISTEMA DE MEMÓRIA
TIPOS E CARACTERÍSTICAS DE MEMÓRIAS
Internamente no processador
� Registrador(es) – Tecnologia eletrônica: Volátil;
Tempo de acesso : 1 – 2 ns;
Capacidade : 1 palavra (32 ou 64 bits – dobro para dados 
representados em ponto flutuante);
� Cache L1 – Tecnologia eletrônica: Volátil;
Tempo de acesso: 2 – 6 ns;
Capacidade: 8K Ba 256KB;
� Cache L2 – Tecnologia eletrônica: Volátil;
Tempo de acesso: 5 – 10 ns;
Capacidade: até 8MB;
Mario A. Monteiro
ARQUITETURA DE COMPUTADORES
TIPOS E CARACTERÍSTICAS DE MEMÓRIAS
Na placa mãe
� Memória Principal (RAM) – Tecnologia eletrônica :Volátil (parte é não volátil - ROM);
Tempo de acesso: 40 – 60 ns;
Capacidade: 4GB (end=32b) até 16EB (end=64 b);
Externa
� Memória Secundária – Tecnologia eletromecânica : Não volátil;
(CDs, DVDs, Fitas, etc) Tempo de acesso: 8ms até poucos segundos;
Capacidade : Depende da mídia;
Exceção: Memórias Flash- São eletrônicas, mas não são
voláteis.
SUB-SISTEMA DE MEMÓRIA
Mario A. Monteiro
ARQUITETURA DE COMPUTADORES
Unidade 4
SUB-SISTEMA DE MEMÓRIA
MEMÓRIA PRINCIPAL - MP
Mario A. Monteiro
ARQUITETURA DE COMPUTADORES
MEMÓRIA PRINCIPAL (RAM)
� CONCEITO 
� ORGANIZAÇÃO
� COMPONENTES
� FUNCIONAMENTO
� Ciclo de Leitura
� Ciclo de Escrita
� TECNOLOGIAS DE MEMÓRIAS ELETRÔNICAS
SUB-SISTEMA DE MEMÓRIA
S U M Á R I O
Mario A. Monteiro
ARQUITETURADE COMPUTADORES
SUB-SISTEMA DE MEMÓRIA - MEMÓRIA PRINCIPAL
CONCEITO
Memórias muito antigas usavam o método de acesso sequencial, onde o endereço
de cada acesso era sempre relativo ao endereço inicial. Exemplo de acesso
sequencial é o dos sistemas VHS (videocassete) e das fitas magnéticas.
Em 1968, um cientista da IBM criou uma memória, constituida apenas de componentes
eletrônicos e cujo acesso dependia apenas de seu endereço, sendo independente dos
demais. Por isso ele chamou-a de memória de acesso aleatório ou RAM (Ramdom
Access Memory).
Estas memórias (logo chamadas de DRAM, cujo D vem da palavra dinâmica)
passaram progressivamente a ser o tipo usado para acesso pelo processador e daí
se tornaram a MEMÓRIA PRINCIPAL de praticamente todos os sistemas de
computação.
SUB-SISTEMA DE MEMÓRIA
Mario A. Monteiro
ARQUITETURA DE COMPUTADORES
MEMÓRIA PRINCIPAL (RAM)
� ORGANIZAÇÃO
A Memória Principal (MP) é organizada como um conjunto de N partes
de largura fixa, denominadas células, cada uma identificada por um
endereço (N endereços). Cada célula armazena dados com uma largura
de M bits e cada endereço de célula é um número com largura igual a
do BE.
SUB-SISTEMA DE MEMÓRIA
Mario A. Monteiro
ARQUITETURA DE COMPUTADORES
MEMÓRIA PRINCIPAL (RAM) - ORGANIZAÇÃO
N células (end. de 0 até N-1) com largura de M bits cada uma
SUB-SISTEMA DE MEMÓRIA
Total de bits da memória = N * M
Sendo N a quantidade de células e
M – largura de cada célula
N = 2BE
Mario A. Monteiro
ARQUITETURA DE COMPUTADORES
Exemplos de diferentes organizações de MP
SUB-SISTEMA DE MEMÓRIA
MEMÓRIA PRINCIPAL (RAM)
Mario A. Monteiro
ARQUITETURA DE COMPUTADORES
EXERCÍCIO SOBRE ORGANIZAÇÃO DA MEMÓRIA PRINCIPAL (RAM)
SUB-SISTEMA DE MEMÓRIA
Considere uma MP com capacidade máxima de endereçamento de 
256M endereços ou células; pode-se armazenar em cada célula um 
dado com 8 bits de largura.
a) Qual é a largura, em bits, do BE?
b) Qual é a quantidade de Bytes de dados que podem ser armazenados
nessa memória?
c) Qual é o maior valor decimal que pode ser armazenado em uma célula
dessa memória?
Mario A. Monteiro
ARQUITETURA DE COMPUTADORES
SUB-SISTEMA DE MEMÓRIA
SOLUÇÃO
a) Qual é a largura, em bits, do BE?
Se N = 2BE e sendo N = 256M ou 228 , então: BE = 28 bits
b) Qual é a quantidade de Bytes de dados que podem ser armazenados
nessa memória?
A largura M = 8 bits ou 1 Byte. Se há 256M endereços de M bits cada e sendo M 
= 1B, então o total de Bytes é: 256M * 1 = 256 MB
c) Qual é o maior valor decimal que pode ser armazenado em uma célula
dessa memória?
Se M = 8 bits, então o maior valor decimal será 28 – 1 = 256 – 1 = 25510
EXERCÍCIO SOBRE ORGANIZAÇÃO DA MEMÓRIA PRINCIPAL (RAM)
Mario A. Monteiro
ARQUITETURA DE COMPUTADORES
ATIVIDADES DE UMA OPERAÇÃO DE LEITURA (microoperações)
SUB-SISTEMA DE MEMÓRIA
1. O processador interroga controlador do barramento (disponível?)
2. O controlador responde: SIM
3. O processador sinaliza que é operação de LEITURA.
4. Simultâneamente, o processador coloca endereço de acesso no 
barramento de endereços (BE)
5. O controlador da memória interpreta o sinal de LEITURA e decodifica 
o endereço para localizar a posição na memória.
6. Os bits do dado são liberados pelo controlador da memória e são 
colocados no barramento de dados (BD)
7. Do BD os bits do dado são enviados para o processador (local 
específico para recebimento de bits da memória).
Mario A. Monteiro
ARQUITETURA DE COMPUTADORES
MEMÓRIA PRINCIPAL (RAM)
CICLO (OPERAÇÃO) DE LEITURA
SUB-SISTEMA DE MEMÓRIA
Componentes básicos:
-REM (MAR):reg. endereços de 
memória
-- RDM (MBR): reg. de dados de 
memória
Largura do RDM = BD
Largura do REM = BE
Mario A. Monteiro
ARQUITETURA DE COMPUTADORES
MEMÓRIA PRINCIPAL (RAM)
CICLO (OPERAÇÃO) ESCRITA
SUB-SISTEMA DE MEMÓRIA
Mario A. Monteiro
ARQUITETURA DE COMPUTADORES
TECNOLOGIAS DE MEMÓRIAS DE SEMICONDUTORES 
(ELETRÔNICAS)
SUB-SISTEMA DE MEMÓRIA
Mario A. Monteiro
ARQUITETURA DE COMPUTADORES
SUB-SISTEMA DE MEMÓRIA
Podem ser classificadas em dois grupos, segundo sua necessidade de energia para 
funcionarem:
VOLÁTEIS - Requerem energia para manter os dados armazenados.
NÃO VOLÁTEIS – Não necessitam de energia para manter os dados.
Memórias do tipo VOLÁTIL podem ainda ser classificadas segundo o método de 
fabricação e representação de cada bit, em:
DRAM – dynamic random acess memóry ou memória dinâmica
SRAM – static ramdom acess memory ou memória estática
TECNOLOGIAS DE MEMÓRIAS DE SEMICONDUTORES 
(ELETRÔNICAS)
Mario A. Monteiro
ARQUITETURA DE COMPUTADORES
SRAM
� Cada bit é constituído de 5 a 7 transistores. Não requer recarregamento, 
sendo, por isso, mais rápidas. Mas ocupam mais espaço e são mais caras. 
USADAS COMO MEMÓRIA CACHE
DRAM
� Cada bit é constituido por 1 capacitor e 1 transistor.
� O capacitor serve para representar o valor do bit e o transistor para ser
usado nas leituras/escritas.
� Como o capacitor se descarrega, é preciso recarregar periódicamente
(gasta tempo). USADAS COMO MEMÓRIA PRINCIPAL
Mario A. Monteiro
ARQUITETURA DE COMPUTADORES
SRAM DRAM
TECNOLOGIA DE FABRICAÇÃO
Mario A. Monteiro
ARQUITETURA DE COMPUTADORES
EVOLUÇÃO DA ARQUITETURA DAS MEMÓRIAS DRAM
SUB-SISTEMA DE MEMÓRIA
As memórias DRAM evoluiram em diversos modelos, os quais podem se 
enquadrar em duas categorias:
DRAM assíncronas – A operação da memória não era sincronizada com o 
relógio do sistema. Após iniciar uma operação, o processador tinha que 
esperar o término da mesma para retornar seu trabalho. 
Para compensar esta deficiência de tempo os projetistas otimizaram um pouco 
a quantidade de células transferidas. 
Nessas memórias o tempo era informado em nseg (nanosegundos).
Exemplos: memórias FPM (fast page mode) , EDO (extended data out)
Mario A. Monteiro
ARQUITETURA DE COMPUTADORES
SUB-SISTEMA DE MEMÓRIA
DRAM síncronas – A operação da memória é sincronizada com o relógio do sistema.
Deste modo, o processador pode iniciar uma operação (num ciclo) e prosseguir em outras
tarefas (ciclos subsequentes) enquanto a memória processa a solicitação. No ciclo
adequado o processador apanha o dado disponível. Nessas memórias a velocidade é
informada em MHz, como nos relógios.
São muito mais rápidas que as assíncronas.
Inicialmente chamava-se apenas SDRAM (DRAM síncrona).
Depois, surgiu a Rambus DRAM ou RDRAM.
A RDRAM usa os dois lados do ciclo de relógio para transferência, obtendo o dobro da
taxa de envio de bytes em relação a SDRAM. Na prática, uma RDRAM com freqüência
real de trabalho de 200 MHz, na verdade opera com 400 MHz, pois utiliza o lado de subida
e o lado de descida de cada pulso para enviar um dado.
EVOLUÇÃO DA ARQUITETURA DAS MEMÓRIAS DRAM
Mario A. Monteiro
ARQUITETURA DE COMPUTADORES
SUB-SISTEMA DE MEMÓRIA
DRAM síncronas
Em seguida surgiram as DDR (double data rate ou taxa dobrada de dados).
Funcionam de modo semelhante (taxa dobrada) às RDRAM, embora com características
mais simples. É também uma SDRAM (síncrona).
As DDR vem evoluindo em taxa de transferência (aumentadas) e voltagem de
alimentação (reduzidas), sendo numeradas DDR 2, DDR 3, DDR 4.
Enquanto as DDR tranferem 2 bits por pulso de relógio (por fio), as DDR transferem 4 e as
DDR 3 transferem 8 bits.
A DDR usava 2,5V, a DDR 2 opera com 1,8V e a DDR 3 com 1,5V. Com isso consome
menos energia e dissipa menos calor.
Há, também, um outro tipo de SDRAM, chamada de ESDRAM – Enhanced SDRAM.
Ela possui uma pequena quantidade de SRAM junto com a DRAM, aumentando
desempenho, pois age como uma cache dentro do chip da DRAM.
EVOLUÇÃO DA ARQUITETURA DAS MEMÓRIAS DRAM
Mario A. Monteiro
ARQUITETURA DE COMPUTADORESENCAPSULAMENTO DAS MEMÓRIAS
SUB-SISTEMA DE MEMÓRIA
Refere-se ao modo pelo qual as pastilhas (chips)são fisicamente fabricadas, o
tipo e a forma do invólucro externo da pastilha, sua pinagem (tipo e
quantidade de pinos) e como são instalados na placa de circuito impresso dos
computadores.
Tipos de encapsulamento:
DIP – Dual in-line Package (pastilha com 2 fileiras de pinos
Mario A. Monteiro
ARQUITETURA DE COMPUTADORES
ENCAPSULAMENTO DAS MEMÓRIAS
SUB-SISTEMA DE MEMÓRIA
Posteriormente evoluiram para módulos com pinagem mais rígida:
SIMM – Single in-line Memory Module (módulo com pinagem só num 
lado)
Exemplo: SIMM 30 (30 pinos) –
transfere 8 bits de cada vez
SIMM 72 (72 pinos) – transfere 
32 bits de cada vez.
Mario A. Monteiro
ARQUITETURA DE COMPUTADORES
ENCAPSULAMENTO DAS MEMÓRIAS
SUB-SISTEMA DE MEMÓRIA
DIMM – Double in-line Memory Module (módulo com pinagem nos dois 
lados) – os primeiros possuiam 168 pinos e podiam transferir 64 bits de 
cada vez. Atualmente chegam a 240 pinos.
Mario A. Monteiro
ARQUITETURA DE COMPUTADORES
MEMÓRIAS NÃO VOLÁTEIS
SUB-SISTEMA DE MEMÓRIA
São aquelas que mantem a informação mesmo sem energia.
Podem ser do tipo: 
� Não Reutilizável (apenas aceita uma gravação)
� Reutilizável (permite apagar e reescrever novos dados), leitura /escrita
Não Reutilizáveis: ROM e PROM
Reutilizáveis: EPROM, EEPROM e FLASH
Mario A. Monteiro
ARQUITETURA DE COMPUTADORES
MEMÓRIAS NÃO REUTILIZÁVEIS
SUB-SISTEMA DE MEMÓRIA
ROM (mask-ROM) – Read Only Memory (memória somente para leitura)
A gravação é realizada em lotes, a partir de uma matriz (máscara), como 
acontece, p.ex., nos DVDs com filmes.
PROM(Programable ROM) - O chip é obtido de forma individual (virgem 
de dados) e os dados (0s e 1s) são gravados por um mecanismo especial, 
que queima fusiveis, para repersentar os 0s e os mantem íntegros (valor 
1). Processo similar aos dos DVDs –R
Em ambos os tipos somente é possível gravar uma vez (na fábrica, 
como nas ROM ou pelo usuário, nas PROM.
Mario A. Monteiro
ARQUITETURA DE COMPUTADORES
SUB-SISTEMA DE MEMÓRIA
EM TODOS OS TIPOS A SEGUIR OS DADOS PODEM SER APAGADOS 
E NOVOS DADOS REESCRITOS
EPROM – a letra E vem de eraseble ou apagável . O apagamento e 
realizado por meio de exposição a um feixe de luz ultravioleta, em uma 
janela existente na parte superior do chip.
MEMÓRIAS NÃO REUTILIZÁVEIS
Mario A. Monteiro
ARQUITETURA DE COMPUTADORES
SUB-SISTEMA DE MEMÓRIA
EEPROM – o primeiro E significa Eletrically. O apagamento nessas
memórias é realizado por meio de um sinal elétrico em dos seus pinos.
Não requer retirada do chip do circuito impresso.
O apagamento pode ser feito Byte por Byte.
FLASH – são memórias EEPROM, com algumas diferenças, como, p.ex., 
o apagamento ser realizado em blocos de bytes e não individualmente.
MEMÓRIAS NÃO REUTILIZÁVEIS
Mario A. Monteiro
ARQUITETURA DE COMPUTADORES
SUB-SISTEMA DE MEMÓRIA
CARACTERÍSTICAS DE FLASH DO TIPO NOR e NAND
MEMÓRIAS NÃO REUTILIZÁVEIS
Características NOR NAND
Típico uso BIOS Pendrives/SSD
Tempo acesso Leitura 0,08 microseg 25microseg
Tempo acesso Escrita 10 microseg 1500 microseg
Custo/GB $65 $4
Máximo de escritas 100.000 10 – 100.000