apol 3

Prévia do material em texto

Questão 1/5 - Microprocessadores e Microcontroladores
Pipeline com Predição de Desvio.
Predição de desvios são técnicas utilizadas para evitar o esvaziamento do Pipeline, deixando o fluxo de processamento das instruções contínuo e sem quebras. Estas técnicas podem ser implementadas por hardware ou software e são fundamentais para um uso eficiente do Pipeline.
A predição de desvio pode ser?
Nota: 20.0
	
	A
	estática e composta.
	
	B
	estática ou dinâmica.
Você acertou!
A predição de desvio pode ser estática ou dinâmica.Na predição estática a unidade de controle assume que o desvio sempre ocorrerá, resultando numa taxa de 50% de acerto. Na predição dinâmica a unidade de controle utiliza informações coletadas em tempo de execução para se decidir sobre o desvio.
Página 20 Aula 4
	
	C
	dinâmica e superficial.
	
	D
	estática e complexa.
	
	E
	dinâmica e composta.
Questão 2/5 - Microprocessadores e Microcontroladores
O contador do programa especifica o endereço da instrução a ser executada. Para o PIC 16F877A, o tamanho do PC é de 13 bits, sendo o byte LSB chamado de registro PCL e o byte MSB chamado de registro PCH, conforme apresentado na Figura 6.
Figura 6: Registrador do Contador de Programa
O registro PCH contém a denominação para PC bits, sendo que 13 bits do PC podem acessar quantos words?
Nota: 20.0
	
	A
	1024
	
	B
	2048
	
	C
	4096
	
	D
	8192
Você acertou!
O registro PCH contém a denominação para PC bits, sendo que 13 bits do PC podem acessar 2^13 = 8192 words.
	
	E
	16384
Questão 3/5 - Microprocessadores e Microcontroladores
Tomando como exemplo o PIC 16F877A, este possui uma memória de 8kwords, isso é, 8.192 endereços diferentes. 
Quando falamos da memória de programa sempre nos referimos ao termo?
Nota: 20.0
	
	A
	Byte.
	
	B
	Bit.
	
	C
	Word.
Você acertou!
Resposta:“Word” e nunca a “Byte”, isso porque esta memória é de 14 bits, enquanto um byte possui somente 8 bits.
	
	D
	Giga
	
	E
	Femton.
Questão 4/5 - Microprocessadores e Microcontroladores
Pipeline Superescalar e uma técnica de implementação que permite que várias instruções sejam iniciadas simultaneamente e executadas independentemente uma das outras, conforme Figura 1.
Figura 1: Dois pipeline com 5 estágios
Pois esta arquitetura replica os componentes internos do processador, permitindo, assim, colocar várias instruções em cada estágio do pipeline. Arquiteturas de processadores superescalares exploram o paralelismo de instrução (ILP – Instruction Level Parallelism).
Existem dois métodos principais para aumentar a quantidade em potencial de paralelismo em nível de instrução. O primeiro é aumentar o tamanho do pipeline para sobrepor mais instruções e qual é o segundo?
Nota: 20.0
	
	A
	O outro é a replicação dos componentes internos do processador, essa técnica tem o nome de despacho múltiplo.
Você acertou!
Página 18 Aula 4.
	
	B
	O outra é a criação de componentes com o nome de despacho simples.
	
	C
	A outra técnica é a criação de várias memorias.
	
	D
	A outra e a criação de atalhos pelo processador.
	
	E
	A outra técnica é a de instruções que processão uma após a outra.
Questão 5/5 - Microprocessadores e Microcontroladores
Conforme visto na apostila de microcontroladores - PIC16F87x da aula 5, o microcontrolador PIC16F87x é preparado para controlar 15 eventos de interrupção diferentes.
Em relação às insterrupções desse microcontrolador é correto afirmar:
I) Há dois timers com interrupção por overflow (TMR0, TMR1).
II) Os conversores A/D não geram sinal de interrupção.
III) O TMR0 não pode ser incrementado por um sinal externo.
IV) A interrupção RB0/INT só acontece na borda de subida.
Nota: 20.0
	
	A
	I, II, III e IV estão corretas.
	
	B
	II e IV estão corretas.
	
	C
	I, III e IV estão corretas.
	
	D
	somente I está correta.
Você acertou!
Correto:
TMR0 e TMR1 - sinalizam com interrupção por overflow.
TMR2 - sinaliza com interrupção por comparação.
Apostila de microcontroladores - PIC16F87x - páginas 40 e 41.