SPP2_prova

Prévia do material em texto

/ Escola de Engenharia da UFMGDepartamento de Engenharia Eletrônica
Sistemas Processadores e Periféricos
2a Prova - 25 pontos - 23/05/2011
Nome: c~ ~·I~
Avaliação 2
I Questão 1 2 3 4 5
I Valor 5 4 5 6. 5
tJ.S- L 5"" 6 1/5 (,S-,
Total lL
QUESTÃO 1: (valor total máximo: 5 pontos; valor total mínimo: O pontos)
Responda V (verdadeiro) ou 'F' (falso) para as afirmativas abaixo. Cada marcação correta corresponderá a 0,5 (meio)
pontos. Cada marcação deixada em branco corresponderá a O pontos. Cada marcação errada corresponderá a -0.5 (menos
meio)!
((,W1
f. .1:4Í
Yl
v(V)
«m
'V(.,:)
A instrução add causa exceções na CPU em caso de overflow.
A codificação para NaN (Not a Number) em ponto flutuante (formato IEEE754, precisão simples) é: exponente=255
fração: diferente de O.
Em uma arquitetura na forma 'ciclo único' as instruções são armazenadas no registrador de instruções (IR) em todos
os ciclos de clock,
Em uma arquitetura na forma 'multí-ciclo' nem todas as instruções usam todos os estágios.
Em uma arquitetura na forma 'ciclo único' registradores são adicionados após cada unidade funcional.
As arquiteturas de formas 'multi-clclo' e 'plpellning' tern-o mesmo throughput.
A realização de uma FSM em um PLA precisa consideravelmente menos espaço de que em uma ROM.
Localidade espacial significa que se um item é referenciado e ele tende a ser referenciado em breve novamente.
Em uma arquitetura na forma 'pipelining' é proibido que um estágio do pipeline faça um acesso de leitura ao um
registrador, enquanto outro estágio faz um acesso de escrito no mesmo ciclo de clock ao mesmo registrador.
Na estratégia Write-through significa que dados são escritos tanto na cache quanto para na memória de nível mais
baixo.
QUESTÃO 2: (valor: 4 pontos)
a) Converta o número -20,0 para a notação ponto flutuante de precisão simples obedecendo à norma IEEE-754.
a.n O valor do sinal obtido após a conversão é igual a: 1 '-""
a.2) O expoente em binário é igual a: Ó 1Jjirf{1
a.3) Os 4 bits mais significativos da mantissa são: 0010
-,
b) Sabendo-se que o dado em hexadecimal Ox3FCOOOO()armazenado em um registrador de uma CPU é um número ~
- representado em precisão simples na notação IEEE-754, pede-se:
b.l) Quantos bits serão necessários para representar a mantissa? ~
b.2) Qual o valor do expoente em decimal? D V
b.3) Qual o valor do número real armazenado no registrador? 7
Mostre seus cálculos.
O (3 fc.OOfXXJ~e~1§.11111 t1.J.O?{)f)()OOO~~()t>~O()tIfJ b ín
~;+:1(~~)
~:011111?1 :0
~:O=-~
e ,>:-I- 1+-1 . 2./ -+- 2
QUESTÃO 3: (valor: 6 pontos)
Dada a máquina na figura 1. Insira nas tabelas abaixo:
a) os nomes dos estágios que são necessários para executar cada instrução
b) os estados (10', 11' ou IX') dos sinais na tabela em cada estágio
para as instruções: add $sl,$t1, $t2 e Iw $sl,5($s5)
InSIrUCUon[25-0J
'R"',' - \ Opn, f.3::1psc
, ••• ,t [5--" •....,....-----to
Jump ~1 ~
address[31-0) x
2'--'
Instruction Ht1t--1---dl.-.L_--.[31-26J
'n[k~:'~1'lHt ••••• --!---.J Read - ~ ~PC [31-26)
In[~o:'i1o~I-+6-L.r--0±---.J ~~~~g~st::~a1d ~r-G-8-t-L ALU ~~: _ L~ _
Inslruction Mr-- Write Read B ",-..., result •••.c:r
[15-OJ Instruction u reglster data 2 ,.... O
Instruction [15-11J r r Write 4 - 1 ~
register ;;. dala 2 x
Instruction ~ O ~ 3
[15-0J ~ 'L::.
x
••••••• Memory +-+--+\.1 {Y-
data ••__ +--+-_1~6~ Sign I.f Shift
register \ [extend J \ left 2
I...,. PC •• O
M
u ~ Address
x
•• 1
-
Memory
MemDala ~ r-+
_ Wrile
r+ data
26 28
Shift
'\.ftJ I
Instruction[5-OJ
Instrução: a-dd §~1,j .(1, $t2.
\ '"
l'-,Ioi1')e.cl9estágio IF to EX f'1EM
RegWrite O 1> Q 1 v-iii
!: 10rD O )( X- X
V'
'iij
o PCWrite ~ o ~ O V"O
QJ 'I O 1 vE ALUSrcA '/.o
1 (,) O Vz MemRead O
Instrução: tv $.51/~(J.s5)
Nome do estágio Ir::' ID CX MEM ~()
- RegWrite o O o O 1!ti O ~ X X!: 10rD 1'iij
o PCWrite 1 o O O (,)"O
QJ e o 1 (' XE ALUSrcAo I[ '1 Oz MemRead O n
"
v
V
V
V
2
..,tUESTÃO 4: (valor: 5 pontos)
Assuma uma máquina com espaço de endereçamento de 16 bits, com uma memória cache de 16 KBytes, com mapeamento
associativo por conjunto, com uma cache organizada com 8 blocos por conjunto, com blocos de 4 words e com o tamanho
da word igual a 16 bits.
Pergunta-se:
a) Qual o tamanho em bits do índice da cache? Mostre seus cálculos.
() O~ __ ""' ~ '1worals..:: e liJ.j~,., RI'JTn"1>
~~ ! 9 !M~-:-l? ~ = C:/17-
~~: 1bf(.~ I /01-( '~.' :::2 v
~ ~ ~ ~, e; JxJ:;; ,
b) Qual o tamanho em bits .9.~attag? Mostr.e seus c,áIC.UIO~S.. . ")1~ ~ ~~ Yfk "J1!f>yd (2 -.2 L
'3~fQ.9tctc.V>-c~f.4&1!erc6a(51& ~)P2~~ \~~ ;l-
rgJWJ, p~ ~ ~~'
~
.!.. ~ r-r: (J?/Y7~~: tb~
: Ifo - 1-~- rg .: r~
c) E qual conjunto da cache ficará o e ereço de memória em hexadecimal Ox8017? Mostre seus cálculos.
0)( <g011.,eiC.': 100 OOOeQ.!2jQ.1jlbii1
wovd ::1
&R~.: 011
k{)p .:(){)() 1
CcL:.c.e ~O (JOO()Ot
d) Quant?]bits na realid~de são necessários no total para implementar tal cache? Mostre seus cálculos.
~~:16~·
~:9~ ,/~cJG~'-:· '2i h~tOJ>
~ ~ 1b" ,,1. J.j;,if~ ~~ :J;12 ~,
1r"~~~«ta~. 0
QUESTÃO 5: (valor: 5 pontos) ~
Considere uma máquina que usa uma arquitetura de forma 'ciclo único' e que tem os atrasos seguintes: Acesso a memória:
5 ns; ALU: 4 ns; Acesso a registradores: 2 ns; MUX, controle, PC, extensão de sinal e ligações: O ns. Além disso, assuma um
programa de 1.000 instruções com uma mistura de instruções seguinte: Load: 15 %, Store: 5 %, Tipo R: 65 %, Branch: 10 %,
Jump: 5%.
a) Qual tempo de execução do programa na máquina.....naforma 'ciclo único'? M?stre seus cálculos. I .
~F JR ~:- ~,t ~~ ~(}JI
j:Q;wV2ffJ.s,~::" 1000r 50()Oy\s
c) Compare o CPI (ciclos de clock por instrução) de ambas às máquinas. Mostre seus cálculos.
CP!k~~ck ~~-e:
5' 015'.J ~ ·t!f;rJ5 I-- '1 . '51" Lt o,1(J r l.{. 0,05.:; :).,q
GV'f ~" ~-~.
f...( • 1(0 ~ 't
~&; PlcJo~ elo. ~a 1";~
3