PDFs arquitetura

Prévia do material em texto

Enunciado da questão 13 (esqueci de tirar print rs) + DESENVOLVIMENTO/CALCULO 
Questão: 13/16 [0,5 pt(s)] 
Se a memória principal de um computador permite armazenar, no máximo,16 gigaBytes (16GB) e se 
considerar-se que, em cada célula de memória, seja possível armazenar 16 bits, a capacidade máxima de 
endereçamento desse computador e a quantidade total de bits necessária para a memória com essa 
quantidade máxima de endereços são iguais, respectivamente, a 
DESENVOLVIMENTO: 
O enunciado nos diz que temos 16GB – MP, e cada célula é possivel armazenar 16 bits que equivale a 2B 
já que 1B = 8 bits. Ok, pra saber quantos endereços basta divider o total de BYTES pela quantidade de 
BYTES de cada celula, ou seja 16GB / 2B = 8 GIGA ENDEREÇOS. 
 
Segunda parte do cálculo: 
Total de bits 8 G endereços x 16 = 128 giga bits 
 
RESPOSTA QUESTAO 13: LETRA B) 8 GIGA ENDEREÇOS E 128 GIGABITS 
 
 
 
 
 
CHUTES: 
 
Tópicos Av. Em Arq. De Comp. – AV2 
 
 
 
Impresso por William Nepomoceno, CPF 165.337.087-40 para uso pessoal e privado. Este material pode ser protegido por direitos
autorais e não pode ser reproduzido ou repassado para terceiros. 29/05/2021 22:48:14
2019.1 - TÓPICOS AVANÇADOS EM ARQUITETURA DE COMPUTADORS 
QUESTIONÁRIO 7 – Microarquitetura dos Processadores -parte 2-aritmética de SM e 
C2-vídeos 1 2-1 3 (2018.2) e arq slides 21 a 24 
 
GABARITO 
 
1. Quais são as vantagens do emprego da aritmética de complemento a 2 sobre sinal e 
magnitude? 
Resp: Em C2 só há uma representação para o zero enquanto que em S/M há duas. As 
operações aritméticas em C2 tem um algoritmos muito mais rápido, pois não 
envolvem separar e comparar sinais. Além disso, tem custo de implementação mais 
baixo, pois só há um circuito digital para somar e não separados de soma e subtração 
como na aritmética com S/M. 
 
2. Porque não é mais empregada a aritmética de ponto fixo para números fracionários? 
Resp: Por que há uma grande limitação de algarismos disponíveis para parte inteira e 
parte fracionária quando se usa uma representação com 1 bit de sinal e os demais 
para o valor, tendo-se que separar uma parte para inteiros e uma parte para 
fracionários). 
 
3. Qual é o tipo de representação e operação aritmética de números inteiros, que resolve 
o problema do “complemento de 1”, invertendo-se todos os seus bits e somando-se 
uma unidade na coluna do bit menos significativo (“vem-um”), no qual o bit da esquerda 
indica o sinal? 
Resp: é o da complemento a 2 
 
4. Explique o algoritmo da operação aritmética de SOMAR com números representados 
em Sinal e Magnitude? 
Resp: - separa-se os sinais da parte de magnitude e compara-se os sinais das duas 
parcelas. 
 - se sinais são iguais, realiza-se operação de soma 
 - o sinal do resultado é o das parcelas 
 - se sinais são diferentes, determina-se maior número e registra-se seu sinal 
 - efetua-se operação de subtração (menor subtraído do maior) 
 - sinal do resultado é a do maior parcela 
 
5. Considere um sistema com palavra de 8 bits e os seguintes valores já expressos em 
complemento a 2: 
a) 10010000 b) 00011011 c) 11110010 
Realizar as operações a seguir, indicando se ocorreu overflow e caso não, qual o valor decimal 
do resultado? 
 a + b a – c a -b 
 
 Associação Carioca de Ensino Superior 
 
Centro Universitário Carioca 
Impresso por William Nepomoceno, CPF 165.337.087-40 para uso pessoal e privado. Este material pode ser protegido por direitos
autorais e não pode ser reproduzido ou repassado para terceiros. 29/05/2021 22:48:14
Resp 
 a + b a – c = a + c2 de c a – b = a + c2 de b 
10010000 10010000 10010000 
00011011 00001110 11100101 
------------- --------------- ----------------- 
10101011 10011110 01110101 
n/ houve ovl n/ houve ovl houve ovl 
 2 nr neg somam e não 
S/M= 11010101 S/M = 11100010 pode dar resultado positivo 
= - 85 = - 98 
 
6. Qual é o valor mais negativo que pode ser representado em Sinal e Magnitude em um 
sistema com palavra de 10 bits? 
Resp: - 29 – 1 = - 512 – 1 = -511 (ou 1 1111111112) 
 
7. Qual é o valor mais negativo que pode ser representado em Complemento a 2 em um 
sistema com palavra de 10 bits? 
Resp: - 29 = - 512 (ou 1 0000000002) 
8. Considere um computador de 64 bits, cujos endereços sequenciais de memória 
abaixo são válidos. 
 
Endereço 1: 000000000022FE38 
Endereço 2: 000000000022FE40 
Endereço 3: 000000000022FE48 
Endereço 4: 000000000022FE4C 
 
Um Técnico em Informática conclui, corretamente, que 
A) a capacidade de memória é limitada a 8 GB. 
ERRADO, pois tendo end de 64 bits poderia teoricamente ir até 264 - 1 
B) no endereço 1 pode ser armazenado um dado de 4 . bytes
ERRADO: não há qualquer indicação no enunciado sobre largura de célula 
C) o barramento de endereço possui 32 linhas 
ERRADO: o barramento de endereço pode ter até 64 linhas 
D) no endereço 3 pode ser armazenado um dado de 6 . bytes
ERRADO: não há qualquer indicação no enunciado sobre largura de célula 
E) o endereço 1 fica a 14 bytes de distância do endereço 4. 
CERTO: subtraindo 22FE4C – 22FE38 encontra-se 14. 
 
Resp: OPÇÃO e) 
 
9. Cite duas características da representação de números em ponto fixo dos computadores 
atuais. 
Resp: Utilizam aritmética de complemento a 2. Representam valores com até 64 bits 
 
10. Como são representados valores positivos e negativos em sistemas de computação 
atuais que operam com aritmética em ponto fixo? 
Resp: por um bit de sinal na posição mais à esquerda (mais significativo), sendo 
convencionado que, para valores positivos o bit é 0 e para valores negativos o bit é 1. 
Impresso por William Nepomoceno, CPF 165.337.087-40 para uso pessoal e privado. Este material pode ser protegido por direitos
autorais e não pode ser reproduzido ou repassado para terceiros. 29/05/2021 22:48:14
As operações são realizadas utilizando aritmética de complemento a 2 (C2) e, assim, os 
valores são também representados em C2. 
 
11. Qual é a faixa limite de representação de números em complemento a 2 em sistemas 
de computação com palavra de 12 bits? 
Resp: 
O limite será - 212 – 1 a + 212 – 1 – 1. Ou seja, - 211 a + 211 – 1 ou – 204810 a + 204710 
 
12. Considerando um sistema de computação que opera com palavra de 10 bits e utiliza 
aritmética de complemento a 2. Ao realizar uma operação aritmética com 2 números, o 
resultado apresentado em decimal é -617. Qual sua conclusão sobre esta situação? 
Resp: A faixa limite de representação em C de números com 10 bits é: 
 - 29 a + 29 – 1 ou seja, de -51210 a + 51110 
O valor -617 é mais negativo que – 512 e, assim, o resultado seria overflow. 
 
13. Se uma determinada ULA possui duas entradas para dados, uma saída, outra para 
registrador de controle e 3 entradas para seu decodificador de operações, mostre 
quantas possíveis operações podem ser realizadas por esta ULA. Cite, pelo menos, 6 
delas. 
Resp: Se o decodificar de operações tem 3 entradas é porque poderá ter até 8 (23) saídas, cada 
uma para indicar uma operação diferente entre as 8 possíveis. 
Exemplos: soma – subtração – multiplicação – divisão – operação AND – operação OR – 
complemento – deslocamento à direita 
 
14. Quantos números diferentes podem ser manipulados em um sistema que tenha 18 bits 
de entrada na unidade de cálculo de números inteiros sem sinal? 
Resp: 262 144 ou 218 = 256K 
 
15. Considere doisnúmeros decimais: A = (+28) e B = (+33). Realize as operações Realize as 
operações considerando um sistema de 8 bits como limite: 
 
 
A – B e A + B 
 
Convertendo ANTES os números para representação em C2 e executando as operações com 
aritmética de C2. Em seguida faça as mesmas operações considerando a representação em 
aritmética de S/M. 
Em cada caso, indique se o resultado está correto e se estiver, mostre o valor do resultado 
também em decimal. 
Resp: 
Primeiro os números são convertidos para binário em S/M e posteriormente para C2 
(mantem-se o bit de sinal e converte-se a magnitude para C2. Como os números são 
ambos positivos a representação C2 e S/M é a mesma. 
Impresso por William Nepomoceno, CPF 165.337.087-40 para uso pessoal e privado. Este material pode ser protegido por direitos
autorais e não pode ser reproduzido ou repassado para terceiros. 29/05/2021 22:48:14
A = + 28 = 00011100 (reprs em S/M e C2 é a mesma) e B = +33 = 00100001 (idem) 
C2 de B é o mesmo que -B ou seja, -33. Nesse caso, troca-se TODOS os bits e soma-se 1 
ao resultado. C2 de 00100001 é 11011110 + 1 = 11011111 
a) Operações em C2 
A - B = A + C2 de B ou seja: 00011100 + 11011111 = 11111011. Como o resultado 
está em C2, passa-se para S/M e tem-se 10000101 = -510 
Realmente, em decimal, A – B = +28 – 33 = -5 
---------------------------------------------- 
 A + B = 00011100 + 00100001 = 00111101 = +61 (não há conversão pois o 
resultado foi positivo) 
b) Operações em S/M 
A – B = 0 0011100 – 0 0100001 
A regra é: para operações de subtração, troca-se o bit de sinal do subtraendo e realiza-
se o algoritmo da soma. Fica então 0 0011100 + 1 0100001 
 
Pelo algoritmo da soma tem-se: 
- separar os sinais (eles são , A é 0, positivo e B é 1, negativo) e comparar; 
- se forem diferentes (é o caso) a operação é subtração; 
- e o sinal do resultado é igual ao do maior número (B), que é negativo. Sinal do resultado é 1. 
Subtraindo 0100001 – 0011100 = 00001012 = 510 
--------------------------------------- 
A + B = como ambos os bits de sinal são 0 (iguais) a operação é de soma. Já foi efetuada 
no item anterior, obtendo-se 00111101 e a magnitude é 61 e sinal 0 de +, o resultado 
será + 61. 
16. Certa UCP (Unidade Central de Processamento) possui registradores aritméticos 
internos de 32 bits e opera na modalidade de aritmética em complemento a dois (C2). 
Qual é o menor e o maior número inteiro que pode ser armazenado nesses registradores? 
 Resp: 
Menor valor binário: 10000000000000000000000000000000 = - 231 
Maior valor binário: 01111111111111111111111111111111 = + 231 - 1 
17. A operação de computadores digitais é baseada no armazenamento e processamento de 
dados binários. Diversas convenções são usadas para representar números inteiros e 
positivos. Com relação à representação em complemento de dois, considere as seguintes 
afirmações, indicando a(as) VERDADEIRA(s) ou FALSA(s):: 
 
I - Assim como a representação sinal-magnitude, o bit mais significativo é usado como bit 
de sinal, mas os demais bits são interpretados de maneira diferente. 
Impresso por William Nepomoceno, CPF 165.337.087-40 para uso pessoal e privado. Este material pode ser protegido por direitos
autorais e não pode ser reproduzido ou repassado para terceiros. 29/05/2021 22:48:14
ERRADO- os bits de magnitude de valores positivos são interpretados de modo igual a 
S/M, mas os bits de valores negativos não, pois para se chegar a este valor inverteram-se 
os valores dos bits da magnitude (de 0 para 1 e de 1 para 0) e somou-se 1 ao resultado. 
 
II - A faixa de valores representáveis é 2 n-1 a 2 n-1 - 1 e existe apenas uma representação 
para o número zero. 
CORRETO 
III - Para converter uma representação em outra com maior número de bits, move-se o bit 
de sinal para a posição mais à esquerda e preenchem-se as novas posições de bit com 
valor oposto ao do bit de sinal. 
ERRADO-move-se o bit de sinal para a posição mais à esquerda. Se o bit de sinal é é 0 
(positivos), preenche-se as novas posições com 0s. Se o bit de sinal for 1, preenche-se as 
novas posições com 1s 
IV - A representação com 8 bits do valor 18 é 11101110, e a do valor +18 é 01101110. 
ERRADO – no 1º caso o valor decimal é 238 e no 2º caso (bit à esquerda 0, valor positivo e 
a magnitude são os bits restantes, que, em base 10, correspondem a 110. 
 
18. A representação de números em computadores é feita com a utilização de dígitos 
binários. Números inteiros podem ser representados em complemento de dois, que 
têm a particularidade de apresentar assimetria em sua representação: para um dado 
número de bits, o valor máximo, é sempre maior nos números negativos do que nos 
números positivos. 
Explique se esta afirmação é verdadeira ou falsa. 
Resp: A afirmação é verdadeira, isto é, há um valor a mais negativo em complemento a 
dois (C2), que não tem correspondente positivo. Isso acontece porque em C2 SÓ HÁ UMA 
representação para o valor zero, sobrando, assim, o valor mais negativo. 
 
Ou seja, para um número com n algarismos, um deles representa o sinal (o mais à 
esquerda) e n -1 representam a magnitude (tanto para positivos quanto para negativos). E 
como há apenas uma representação para o zero, sobra um valor, com bit 1 à esquerda 
(negativo) e a magnitude somente com zeros. 
- 2n -1 a + 2n – 1 – 1 
Para exemplificar, considere-se um limite de 3 algarismos (para não ficar uma tabela muito 
grande). Nesse caso, n =3 e o total de números a representar (sem considerar sinal) é 8 (23 = 
8). Tem-se 1 bit para sinal e 2 bits para magnitude de positivos e negativos. 
A faixa de representação (ver acima) será: - 22 até + 22 – 1 ou - 4 até + 3 
O zero = 000 e se passar para C2 (para se obter um eventual – 0, como em S/M) troca-se todos 
os bits e soma-se 1. Ficará 111 + 1 = 000 (desprezando-se o vai 1). Ou seja, APENAS UMA 
representação para zero, diferente de S/M que tem 100 = - 0 e 000 = + 0) 
Positivos serão: 001 – 010 -011 (mesmos valores de S/M) 
Negativos são obtidos fazendo-se C2 do valor positivo: 
Impresso por William Nepomoceno, CPF 165.337.087-40 para uso pessoal e privado. Este material pode ser protegido por direitos
autorais e não pode ser reproduzido ou repassado para terceiros. 29/05/2021 22:48:14
+ 1 = 001 e – 1 será: 111 (trocados bits e somado 1 ao resultado) 
+2 = 010 e -2 será: 110 (idem) 
+ 3 = 011 e – 3 será: 101 (idem) 
Sobrará o valor 100 que corresponde a – 4 (sem correspondente positivo com 3 bits) 
100 = -4 
101 = -3 
110 = -2 
111 = -1 
000 = 0 
001 = +1 
010 = +2 
011 = +3 
Assim, o valor 10000 em C2, representa um valor negativo (bit de sinal =1) e é o mais negativo 
com 4 bits de magnitude, ou seja, 24 = 16. Será, pois, - 1610 
Então, com qualquer quantidade de algarismos, a representação em C2 do valor mais negativo 
será 1, seguido de x zeros, sendo x a quantidade de algarismos da magnitude. 
Tópicos Av. Em Arq. De Comp. – AV2 
 
 
Questão: 1/16 [0,5 pt(s)]
O processador AMD Athlon 64 X2 3800+ com núcleo "Windsor" possui memória
cache com capacidade de 64 KB, e tamanho de cada linha com 64 bytes.
Considere um determinado Sistema Computacional no qual esse processador
instalado possui uma Memória Principal com capacidade de 1 Giga endereços.
Qual será a quantidade de blocos em que a MP é organizada?
Opção registrada: D. 2"24 blocos
D @ D. 2A24 blocos
ProssigaO Finaliza C+
Questão: 2/16 [0,5 pt(s)]
) tipo de mapeamento de endereços da memória cache, no qual cada bloco da
Memória Principal tem uma linha da cache previamente definida, estando
previamente determinado quando a linha receberá o bloco, é o:
Opção registrada: Mapeamento Direto
A @ Mapeamento Direto
ProssigaO Finaliza C+
Questão: 3/16 [0,5 pt(s)]
2. Assinale a alternativa correta quanto a sequência de busca de dados
realizada a partir do processador para as memórias em um sistema
computacional (as setas indicam a ordem da busca):
Opção registrada: b) Disco> MP> Cache L2> Cache L1
B @ b) Disco> MP> Cache L2 > Cache Ll
ProssigaO Finaliza C+
Questão: 4/16 [0,5 pt(s)]
Se uma determinada ULA (Unidade Lógica e Aritmética) possui duas entradas
para dados, uma saída, outra para registrador de controle e 3 entradas para
seu decodificador de operações, calcule quantas possíveis operações podem
ser realizadas por esta ULA.
Opção registrada: 8
B @ 8
ProssigaO Finaliza C+
Questão: 5/16 [0,5 pt(s)]
Um número em notação científica é representado por um produto de dois fatores:
o sinal do número mais a sua parte significativa, sua precisão; e a grandeza do
número representada por uma potência. A parte significativa também é chamada
de:
Opção registrada: b) Mantissa ou parte fracionária
B @ b) Mantissa ou parte fracionária
ProssigaO Finaliza C+
Questão: 6/16 [0,5 pt(s)]
RISC (conjunto reduzido de instruções) e CISC (conjunto complexo de
instruções) são duas tecnologias de projeto de processadores, que possuem
características próprias. CISC (Complex Instruction Set Computers) ou
computadores com um conjunto complexo de instruções foi caracterizada no
início da década de 80. RISC (Reduced Instruction Set Computers) ou
computadores com um conjunto de instruções reduzidas surgiu, inicialmente,
na década de 70 em um projeto da IBM. Assinale a alternativa INCORRETA
acerca das características das arquiteturas CISC.
Opção registrada: O) Criação de instruções de máquina de "alto nível", ou seja, com complexidade semelhante à
dos comandos de alto nível
D @ D) Criação de instruções de máquina de "alto nível", ou seja, com complexidade semelhante à dos
comandos de alto nível
ProssigaO Finaliza C+
Questão: 7/16 [0,5 pt(s)]
'elo fato de o Pentium conseguir executar duas instruções de números inteiros
dentro de um mesmo intervalo de clock, em dois canais do pipeline, implica que
ele foi o primeiro processador da Intel a implementar o (a):
Opção registrada: Arquitetura Superescalar
C @ Arquitetura Superescalar
ProssigaO Finaliza C+
Questão: 8/16 [0,5 pt(s)]
\ estrutura na qual temos mais de uma CPU compartilhando uma memória em
comum, chama-se
Opção registrada: a) Multiprocessador
A @ a) Multiprocessador
ProssigaO Finaliza C+
Questão: 9/16 [0,5 pt(s)]
Epaminondas e Heráclito disputam entre si quem possui o melhor computador pessoal. Epaminondas
alega que a UCP (processador) de seu computador é capaz de endereçar 8G células {8G endereços). Já
Heráclito retruca que a quantidade de pinos para endereços existente em seu processador é de 43
bits. A partir dessas informações pode-se concluir que:
Opção registrada: O) A UCP do computador de Heráclito é capaz de endereçar mais que o dobro da quantidade de
memória que o processador do computador de Epaminondas;
D @ D) A UCP do computador de Heráclito é capaz de endereçar mais que o dobro da quantidade de
memória que o processador do computador de Epaminondas;
ProssigaO Finaliza C+
Questão: 10/16 [0,5 pt(s)]
Considere um processador que possui um conjunto com 80 instruções de
máquina. Neste conjunto, há uma instrução de adição (AD),que consome 1 O ciclos
de relógio; uma instrução de subtração (SU}, que gasta 12 ciclos para sua
execução, como também uma instrução de multiplicação (MU}, com 15 ciclos e
uma de divisão (Dl) com 18 ciclos. Em dado momento, o processador executa a
seguinte sequência de instruções:
SU - DIV - AD - AD
Considerando que o processador é de uma versão lançada com relógio ("clock") de
2 GHz, qual deve ser o desempenho médio dessa máquina em MIPS(milhões de
instruções por segundo), considerando-se a execução sequencial e sem
interrupções das 4 instruções acima?:
Opção registrada: B) 160
B @ B) 160
ProssigaO Finaliza C+
Questão: 11/16 [0,5 pt(s)]
Um sistema de computação é constituído de um processador que opera com
2,SGHz e está conectado a uma memória cache única, com 128K linhas de 64
bytes de largura e que utiliza o método de mapeamento associativo por conjunto
de 16 vias. O barramento de endereços possui 32 bits de largura e a MP é
endereçada por byte. Em um dado instante, o processador realiza uma acesso a
um dado que se encontra no bloco 8194 da MP. Assinale a opção que apresenta o
conjunto onde este bloco deverá ser armazenado em caso de ocorrência de uma
Falta (Miss).
Opção registrada: 8192
C @ 8192 Baseado na número 9 da av1
ProssigaO Finaliza C+
Questão: 12/16 [0,5 pt(s)]
Qualquer computador necessita de uma linguagem que realize a comunicação
entre as ordens que o usuário deseja ver realizadas e o seu entendimento pelos
diversos componentes de hardware. Quando o programador cria uma instrução
em uma linguagem como C, ela não é diretamente executada pelo hardware.
Assinale as etapas de transformação dessa instrução até ser efetivamente
executada pelo hardware:
Opção registrada: compilação - ligação - carregamento
A @ compilação - ligação - carregamento
CHUTE (com um pouco de base)
ProssigaO Finaliza C+
Questão: 13/16 [0,5 pt(s)]
O relógio de um processador consiste em um dispositivo que tem como finalidade sincronizar e
cadenciar (controlar a velocidade) as ações executadas por essa unidade. Em cada ciclo
(intervalo de tempo entre o início da subida/ descida de um pulso até o início de sua
descida/subida), uma ou mais ações são realizadas pelo processador.
Se o intervalo de tempo entre duas ações consecutivas de um processador é igual a 4
nanossegundos, qual será a sua frequência em Gigahertz (GHz)?
Opção registrada: C) 1,00
C @ C) 1,00
ProssigaO Finaliza C+
Questão: 14/16 [0,5 pt(s)]
Considere os seguintes valores decimais:
A= + 56; B = - 47
Sabendo-se que a ULA de um processador executa operações aritméticas usando
representação e regras aritméticas de complemento a dois, calcule o resultado da
operação a seguir mostrada, considerando que a ULA usada possui largura de 8
bits.
X=A- B
Assinale a opção que representa o valor de X, representado em C2
Opção registrada: O) 11110111
D @ D) 11110111 (baseado em um cálculo)
 
Questão: 15/16 [0,5 pt(s)]
O número - 5 possui a seguinte representação binária em complemento a dois,
usando-se 16 bits para representações:
Opção registrada: E) 1111111111111011
E @ E) 1111111111111011
ProssigaO Finaliza C+
Questão: 16/16 [0,5 pt(s)]
Considere um processador cujos números podem ser representados em ponto flutuante com o seguinte
formato:
1 bit 1 bit 7 bits 23 bits
Base de representação e de exponenciação: 2
Fração (mantissa) - F - normalizada
Em determinada operação realizada no processador (unidade de ponto flutuante) foi encontrado um
resultado, cuja representação em hexadecimal (base 16) é:
83830000
Assinale a opção correta que indica o valor do resultado em decimal.
Opção registrada: B) - 179
B @ B) - 179 Um cálculo de apoio
Tópicos Av. Em Arq. De Comp. – AV2 
 
 
Questão: 1/16 [0,5 pt(s)]
O processador AMD Athlon 64 X2 3800+ com núcleo "Windsor" possui memória
cache com capacidade de 64 KB, e tamanho de cada linha com 64 bytes.
Considere um determinado Sistema Computacional no qual esse processador
instalado possui uma Memória Principal com capacidade de 1 Giga endereços.
Qual será a quantidade de blocos em que a MP é organizada?
Opção registrada: D. 2"24 blocos
D @ D. 2A24 blocos
ProssigaO Finaliza C+
Questão: 2/16 [0,5 pt(s)]
) tipo de mapeamento de endereços da memória cache, no qual cada bloco da
Memória Principal tem uma linha da cache previamente definida, estando
previamente determinado quando a linha receberá o bloco, é o:
Opção registrada: Mapeamento Direto
A @ Mapeamento Direto
ProssigaO Finaliza C+
Questão: 3/16 [0,5 pt(s)]
2. Assinale a alternativa correta quanto a sequência de busca de dados
realizada a partir do processador para as memórias em um sistema
computacional (as setas indicam a ordem da busca):
Opção registrada: b) Disco> MP> Cache L2 > Cache L1
B @ b) Disco> MP> Cache L2 > Cache Ll
ProssigaO Finaliza C+
Questão: 4/16 [0,5 pt(s)]
Se uma determinada ULA (Unidade Lógica e Aritmética) possui duas entradas
para dados, uma saída, outra para registradorde controle e 3 entradas para
seu decodificador de operações, calcule quantas possíveis operações podem
ser realizadas por esta ULA.
Opção registrada: 8
B @ 8
ProssigaO Finaliza C+
Questão: 5/16 [0,5 pt(s)]
Um número em notação científica é representado por um produto de dois fatores:
o sinal do número mais a sua parte significativa, sua precisão; e a grandeza do
número representada por uma potência. A parte significativa também é chamada
de:
Opção registrada: b) Mantissa ou parte fracionária
B @ b) Mantissa ou parte fracionária
ProssigaO Finaliza C+
Questão: 6/16 [0,5 pt(s)]
RISC (conjunto reduzido de instruções) e CISC (conjunto complexo de
instruções) são duas tecnologias de projeto de processadores, que possuem
características próprias. CISC (Complex Instruction Set Computers) ou
computadores com um conjunto complexo de instruções foi caracterizada no
início da década de 80. RISC (Reduced Instruction Set Computers) ou
computadores com um conjunto de instruções reduzidas surgiu, inicialmente,
na década de 70 em um projeto da IBM. Assinale a alternativa INCORRETA
acerca das características das arquiteturas CISC.
Opção registrada: O) Criação de instruções de máquina de "alto nível", ou seja, com complexidade semelhante à
dos comandos de alto nível
D @ D) Criação de instruções de máquina de "alto nível", ou seja, com complexidade semelhante à dos
comandos de alto nível
ProssigaO Finaliza C+
Questão: 7/16 [0,5 pt(s)]
'elo fato de o Pentium conseguir executar duas instruções de números inteiros
dentro de um mesmo intervalo de clock, em dois canais do pipeline, implica que
ele foi o primeiro processador da Intel a implementar o (a):
Opção registrada: Arquitetura Superescalar
C @ Arquitetura Superescalar
ProssigaO Finaliza C+
Questão: 8/16 [0,5 pt(s)]
\ estrutura na qual temos mais de uma CPU compartilhando uma memória em
comum, chama-se
Opção registrada: a) Multiprocessador
A @ a) Multiprocessador
ProssigaO Finaliza C+
Questão: 9/16 [0,5 pt(s)]
Epaminondas e Heráclito disputam entre si quem possui o melhor computador pessoal. Epaminondas
alega que a UCP (processador) de seu computador é capaz de endereçar 8G células {8G endereços). Já
Heráclito retruca que a quantidade de pinos para endereços existente em seu processador é de 43
bits. A partir dessas informações pode-se concluir que:
Opção registrada: O) A UCP do computador de Heráclito é capaz de endereçar mais que o dobro da quantidade de
memória que o processador do computador de Epaminondas;
D @ D) A UCP do computador de Heráclito é capaz de endereçar mais que o dobro da quantidade de
memória que o processador do computador de Epaminondas;
ProssigaO Finaliza C+
Questão: 10/16 [0,5 pt(s)]
Considere um processador que possui um conjunto com 80 instruções de
máquina. Neste conjunto, há uma instrução de adição (AD),que consome 1 O ciclos
de relógio; uma instrução de subtração (SU}, que gasta 12 ciclos para sua
execução, como também uma instrução de multiplicação (MU}, com 15 ciclos e
uma de divisão (Dl) com 18 ciclos. Em dado momento, o processador executa a
seguinte sequência de instruções:
SU - DIV - AD - AD
Considerando que o processador é de uma versão lançada com relógio ("clock") de
2 GHz, qual deve ser o desempenho médio dessa máquina em MIPS(milhões de
instruções por segundo), considerando-se a execução sequencial e sem
interrupções das 4 instruções acima?:
Opção registrada: B) 160
B @ B) 160
ProssigaO Finaliza C+
Questão: 11/16 [0,5 pt(s)]
Um sistema de computação é constituído de um processador que opera com
2,SGHz e está conectado a uma memória cache única, com 128K linhas de 64
bytes de largura e que utiliza o método de mapeamento associativo por conjunto
de 16 vias. O barramento de endereços possui 32 bits de largura e a MP é
endereçada por byte. Em um dado instante, o processador realiza uma acesso a
um dado que se encontra no bloco 8194 da MP. Assinale a opção que apresenta o
conjunto onde este bloco deverá ser armazenado em caso de ocorrência de uma
Falta (Miss).
Opção registrada: 8192
C @ 8192 Baseado na número 9 da av1
ProssigaO Finaliza C+
Questão: 12/16 [0,5 pt(s)]
Qualquer computador necessita de uma linguagem que realize a comunicação
entre as ordens que o usuário deseja ver realizadas e o seu entendimento pelos
diversos componentes de hardware. Quando o programador cria uma instrução
em uma linguagem como C, ela não é diretamente executada pelo hardware.
Assinale as etapas de transformação dessa instrução até ser efetivamente
executada pelo hardware:
Opção registrada: compilação - ligação - carregamento
A @ compilação - ligação - carregamento
CHUTE (com um pouco de base)
ProssigaO Finaliza C+
Questão: 13/16 [0,5 pt(s)]
O relógio de um processador consiste em um dispositivo que tem como finalidade sincronizar e
cadenciar (controlar a velocidade) as ações executadas por essa unidade. Em cada ciclo
(intervalo de tempo entre o início da subida/ descida de um pulso até o início de sua
descida/subida), uma ou mais ações são realizadas pelo processador.
Se o intervalo de tempo entre duas ações consecutivas de um processador é igual a 4
nanossegundos, qual será a sua frequência em Gigahertz (GHz)?
Opção registrada: C) 1,00
C @ C) 1,00
ProssigaO Finaliza C+
Questão: 14/16 [0,5 pt(s)]
Considere os seguintes valores decimais:
A= + 56; B = - 47
Sabendo-se que a ULA de um processador executa operações aritméticas usando
representação e regras aritméticas de complemento a dois, calcule o resultado da
operação a seguir mostrada, considerando que a ULA usada possui largura de 8
bits.
X=A- B
Assinale a opção que representa o valor de X, representado em C2
Opção registrada: O) 11110111
D @ D) 11110111 (baseado em um cálculo)
 
Questão: 15/16 [0,5 pt(s)]
O número - 5 possui a seguinte representação binária em complemento a dois,
usando-se 16 bits para representações:
Opção registrada: E) 1111111111111011
E @ E) 1111111111111011
ProssigaO Finaliza C+
Questão: 16/16 [0,5 pt(s)]
Considere um processador cujos números podem ser representados em ponto flutuante com o seguinte
formato:
1 bit 1 bit 7 bits 23 bits
Base de representação e de exponenciação: 2
Fração (mantissa) - F - normalizada
Em determinada operação realizada no processador (unidade de ponto flutuante) foi encontrado um
resultado, cuja representação em hexadecimal (base 16) é:
83830000
Assinale a opção correta que indica o valor do resultado em decimal.
Opção registrada: B) - 179
B @ B) - 179 Um cálculo de apoio
Tópicos Av. Em Arq. De Comp. – AV2 
 
 
Questão: 1/16 [0,5 pt(s)]
O processador AMD Athlon 64 X2 3800+ com núcleo "Windsor" possui memória
cache com capacidade de 64 KB, e tamanho de cada linha com 64 bytes.
Considere um determinado Sistema Computacional no qual esse processador
instalado possui uma Memória Principal com capacidade de 1 Giga endereços.
Qual será a quantidade de blocos em que a MP é organizada?
Opção registrada: D. 2"24 blocos
D @ D. 2A24 blocos
ProssigaO Finaliza C+
Questão: 2/16 [0,5 pt(s)]
) tipo de mapeamento de endereços da memória cache, no qual cada bloco da
Memória Principal tem uma linha da cache previamente definida, estando
previamente determinado quando a linha receberá o bloco, é o:
Opção registrada: Mapeamento Direto
A @ Mapeamento Direto
ProssigaO Finaliza C+
Questão: 3/16 [0,5 pt(s)]
2. Assinale a alternativa correta quanto a sequência de busca de dados
realizada a partir do processador para as memórias em um sistema
computacional (as setas indicam a ordem da busca):
Opção registrada: b) Disco> MP> Cache L2 > Cache L1
B @ b) Disco> MP> Cache L2 > Cache Ll
ProssigaO Finaliza C+
Questão: 4/16 [0,5 pt(s)]
Se uma determinada ULA (Unidade Lógica e Aritmética) possui duas entradas
para dados, uma saída, outra para registrador de controle e 3 entradas para
seu decodificador de operações, calcule quantas possíveis operações podem
ser realizadas por esta ULA.
Opção registrada: 8
B @ 8
ProssigaO Finaliza C+
Questão: 5/16 [0,5 pt(s)]
Umnúmero em notação científica é representado por um produto de dois fatores:
o sinal do número mais a sua parte significativa, sua precisão; e a grandeza do
número representada por uma potência. A parte significativa também é chamada
de:
Opção registrada: b) Mantissa ou parte fracionária
B @ b) Mantissa ou parte fracionária
ProssigaO Finaliza C+
Questão: 6/16 [0,5 pt(s)]
RISC (conjunto reduzido de instruções) e CISC (conjunto complexo de
instruções) são duas tecnologias de projeto de processadores, que possuem
características próprias. CISC (Complex Instruction Set Computers) ou
computadores com um conjunto complexo de instruções foi caracterizada no
início da década de 80. RISC (Reduced Instruction Set Computers) ou
computadores com um conjunto de instruções reduzidas surgiu, inicialmente,
na década de 70 em um projeto da IBM. Assinale a alternativa INCORRETA
acerca das características das arquiteturas CISC.
Opção registrada: O) Criação de instruções de máquina de "alto nível", ou seja, com complexidade semelhante à
dos comandos de alto nível
D @ D) Criação de instruções de máquina de "alto nível", ou seja, com complexidade semelhante à dos
comandos de alto nível
ProssigaO Finaliza C+
Questão: 7/16 [0,5 pt(s)]
'elo fato de o Pentium conseguir executar duas instruções de números inteiros
dentro de um mesmo intervalo de clock, em dois canais do pipeline, implica que
ele foi o primeiro processador da Intel a implementar o (a):
Opção registrada: Arquitetura Superescalar
C @ Arquitetura Superescalar
ProssigaO Finaliza C+
Questão: 8/16 [0,5 pt(s)]
\ estrutura na qual temos mais de uma CPU compartilhando uma memória em
comum, chama-se
Opção registrada: a) Multiprocessador
A @ a) Multiprocessador
ProssigaO Finaliza C+
Questão: 9/16 [0,5 pt(s)]
Epaminondas e Heráclito disputam entre si quem possui o melhor computador pessoal. Epaminondas
alega que a UCP (processador) de seu computador é capaz de endereçar 8G células {8G endereços). Já
Heráclito retruca que a quantidade de pinos para endereços existente em seu processador é de 43
bits. A partir dessas informações pode-se concluir que:
Opção registrada: O) A UCP do computador de Heráclito é capaz de endereçar mais que o dobro da quantidade de
memória que o processador do computador de Epaminondas;
D @ D) A UCP do computador de Heráclito é capaz de endereçar mais que o dobro da quantidade de
memória que o processador do computador de Epaminondas;
ProssigaO Finaliza C+
Questão: 10/16 [0,5 pt(s)]
Considere um processador que possui um conjunto com 80 instruções de
máquina. Neste conjunto, há uma instrução de adição (AD),que consome 1 O ciclos
de relógio; uma instrução de subtração (SU}, que gasta 12 ciclos para sua
execução, como também uma instrução de multiplicação (MU}, com 15 ciclos e
uma de divisão (Dl) com 18 ciclos. Em dado momento, o processador executa a
seguinte sequência de instruções:
SU - DIV - AD - AD
Considerando que o processador é de uma versão lançada com relógio ("clock") de
2 GHz, qual deve ser o desempenho médio dessa máquina em MIPS(milhões de
instruções por segundo), considerando-se a execução sequencial e sem
interrupções das 4 instruções acima?:
Opção registrada: B) 160
B @ B) 160
ProssigaO Finaliza C+
Questão: 11/16 [0,5 pt(s)]
Um sistema de computação é constituído de um processador que opera com
2,SGHz e está conectado a uma memória cache única, com 128K linhas de 64
bytes de largura e que utiliza o método de mapeamento associativo por conjunto
de 16 vias. O barramento de endereços possui 32 bits de largura e a MP é
endereçada por byte. Em um dado instante, o processador realiza uma acesso a
um dado que se encontra no bloco 8194 da MP. Assinale a opção que apresenta o
conjunto onde este bloco deverá ser armazenado em caso de ocorrência de uma
Falta (Miss).
Opção registrada: 8192
C @ 8192 Baseado na número 9 da av1
ProssigaO Finaliza C+
Questão: 12/16 [0,5 pt(s)]
Qualquer computador necessita de uma linguagem que realize a comunicação
entre as ordens que o usuário deseja ver realizadas e o seu entendimento pelos
diversos componentes de hardware. Quando o programador cria uma instrução
em uma linguagem como C, ela não é diretamente executada pelo hardware.
Assinale as etapas de transformação dessa instrução até ser efetivamente
executada pelo hardware:
Opção registrada: compilação - ligação - carregamento
A @ compilação - ligação - carregamento
CHUTE (com um pouco de base)
ProssigaO Finaliza C+
Questão: 13/16 [0,5 pt(s)]
O relógio de um processador consiste em um dispositivo que tem como finalidade sincronizar e
cadenciar (controlar a velocidade) as ações executadas por essa unidade. Em cada ciclo
(intervalo de tempo entre o início da subida/ descida de um pulso até o início de sua
descida/subida), uma ou mais ações são realizadas pelo processador.
Se o intervalo de tempo entre duas ações consecutivas de um processador é igual a 4
nanossegundos, qual será a sua frequência em Gigahertz (GHz)?
Opção registrada: C) 1,00
C @ C) 1,00
ProssigaO Finaliza C+
Questão: 14/16 [0,5 pt(s)]
Considere os seguintes valores decimais:
A= + 56; B = - 47
Sabendo-se que a ULA de um processador executa operações aritméticas usando
representação e regras aritméticas de complemento a dois, calcule o resultado da
operação a seguir mostrada, considerando que a ULA usada possui largura de 8
bits.
X=A- B
Assinale a opção que representa o valor de X, representado em C2
Opção registrada: O) 11110111
D @ D) 11110111 (baseado em um cálculo)
 
Questão: 15/16 [0,5 pt(s)]
O número - 5 possui a seguinte representação binária em complemento a dois,
usando-se 16 bits para representações:
Opção registrada: E) 1111111111111011
E @ E) 1111111111111011
ProssigaO Finaliza C+
Questão: 16/16 [0,5 pt(s)]
Considere um processador cujos números podem ser representados em ponto flutuante com o seguinte
formato:
1 bit 1 bit 7 bits 23 bits
Base de representação e de exponenciação: 2
Fração (mantissa) - F - normalizada
Em determinada operação realizada no processador (unidade de ponto flutuante) foi encontrado um
resultado, cuja representação em hexadecimal (base 16) é:
83830000
Assinale a opção correta que indica o valor do resultado em decimal.
Opção registrada: B) - 179
B @ B) - 179 Um cálculo de apoio
Questão: 1/16 [0,5 pt(s)]
1. Qual é a parte do formato de uma instrução de máquina cuja quantidade de bits determina o tamanho
do conjunto de instruções de um processador?
A campo do operando de origem
B campo do estado da instrução
C campo do operando
D campo do código da operação
E campo do código da instrução
Questão: 2/16 [0,5 pt(s)]
Os registradores de controle de estado são usados pela unidade de controle para
controlar a operação do processador e por programas privilegiados do Sistema
Operacional para controlar a execução de programas. Dentre os registradores
desta categoria, que são essenciais para a execução das instruções, está o que
contém o endereço de uma instrução a ser lida. Este registrador é conhecido
como:
A Registrador de Instrução (IR).
B Registrador de Endereço de Memória (MAR) ou REM – Reg. de Endereços de Memória.
C Registrador de Buffer de Memória (MBR) ou RDM – Reg. de Dados da Memória
D Contador de Programas (PC) ou CI – Contador de Instrução.
E Registrador de Controle Principal (MCR).
https://apoio-edu.azurewebsites.net/TAClk/Index#
https://apoio-edu.azurewebsites.net/TAClk/Index#
https://apoio-edu.azurewebsites.net/TAClk/Index#
https://apoio-edu.azurewebsites.net/TAClk/Index#
https://apoio-edu.azurewebsites.net/TAClk/Index#
https://apoio-edu.azurewebsites.net/TAClk/Index#
https://apoio-edu.azurewebsites.net/TAClk/Index#
https://apoio-edu.azurewebsites.net/TAClk/Index#
Questão: 3/16 [0,5 pt(s)]
Um computador é constituido de um sistema de armazenamento que compreende uma cache com
dois níveis (L1 e L2). Suponha que 60% das referências à memória obtêm presença na cache nível
1, 35% na cache nível 2 e os 5% restantes não estão em cache (estão, consequentemente,em MP).
Se os tempos de acesso são de 5 ns, 15 ns e 60 ns, respectivamente, qual é o tempo médio de
acesso do sistema?
A 12,50 ns
B 14, 00 ns
C 11,25 ns
D 12, 75 ns
E 18,00 ns
Questão: 5/16 [0,5 pt(s)]
1. A política de escrita na memória cache na qual a MP é atualizada apenas nos blocos que
tiveram escrita, e apenas quando há a volta do bloco para a MP, é denominada:
A Ambas (Write through)
B Escrita (Write
C Modular (modular)
D Retorno (Write back)
E Leitura (Read)
https://apoio-edu.azurewebsites.net/TAClk/Index#
https://apoio-edu.azurewebsites.net/TAClk/Index#
https://apoio-edu.azurewebsites.net/TAClk/Index#
https://apoio-edu.azurewebsites.net/TAClk/Index#
https://apoio-edu.azurewebsites.net/TAClk/Index#
https://apoio-edu.azurewebsites.net/TAClk/Index#
https://apoio-edu.azurewebsites.net/TAClk/Index#
Questão: 6/16 [0,5 pt(s)]
Considere um processador cuja unidade de execução de operações aritméticas com números
inteiros, emprega o método de complemento a 2 (C2). Qual é a vantagem do emprego de C2 sobre
o método sinal e magnitude (S/M) para operações aritméticas com números inteiros?
A A) Na representação em C2, os valores negativos podem ser manipulados de forma 40% mais rápida
que os valores em S/M.
B B) Na representação em C2, podem ser representados mais números do que em S/M, para uma mesma
largura de bits da unidade de cálculo.
C Em C2 há apenas uma representação para o valor zero, acarretando um valor negativo a mais do que os
positivos, o que não acontece com a representação em S/M.
D Nos processadores com aritmética de S/M, as operações de divisão e multiplexação utilizam unidades
separadas das de soma e adição, o que não acontece nos processadores com aritmética em C2.
E Nas operações de subtração com aritmética em C2, o “vai um” para o bit de sinal é desprezado,
economizando tempo de processamento, o que não acontece com aritmética de S/M.
Questão: 8/16 [0,5 pt(s)]
1. O Pentium é capaz de decodificar e executar as instruções decorrentes de instruções como a do
exemplo ilustrativo a seguir:
MULT 2:3, 5:2
Ela carrega dois valores trazidos da memória em registradores separados, multiplica os
operandos, e armazena o produto nos registradores apropriados.
Pode-se dizer que as instruções x86 do Pentium são enquadradas em uma categoria denominada:
https://apoio-edu.azurewebsites.net/TAClk/Index#
https://apoio-edu.azurewebsites.net/TAClk/Index#
https://apoio-edu.azurewebsites.net/TAClk/Index#
https://apoio-edu.azurewebsites.net/TAClk/Index#
https://apoio-edu.azurewebsites.net/TAClk/Index#
https://apoio-edu.azurewebsites.net/TAClk/Index#
https://apoio-edu.azurewebsites.net/TAClk/Index#
https://apoio-edu.azurewebsites.net/TAClk/Index#
https://apoio-edu.azurewebsites.net/TAClk/Index#
A a) RISC
B b) CISC
C b) CISC
D d) SISC
E e) TISC
Questão: 9/16 [0,5 pt(s)]
1.
O MMX é um Conjunto de Instruções da Arquitetura IA-32 introduzido pela primeira vez no
Pentium em 1997, sendo a primeira implementação de um modelo de vetores de instruções
de ponto flutuante em um processador para desktop. Seu foco foi o refinamento de
aplicações 3D e outras como áudio, vídeo até mesmo desempenho de servidor.
(Retirado e adaptado de: < http://arstechnica.com/features/2000/03/simd/4/>. Acesso em 27/10/2015).
A implementação do MMX pode ser tipicamente classificada, dentro da Taxonomia de Flynn, como
sendo a implementação de uma arquitetura:
A SISD
B SIMD
C MISD
D MISI
E SDMD
Questão: 11/16 [0,5 pt(s)]
Estudando civilizações passadas, o Dr Aston Kueller encontrou os Zembronians, os quais usavam
um alfabeto com 60 caracteres alfabéticos, realizavam matemática com apenas 6 algarismos e
possuiam 12 símbolos adicionais para pontuação em textos, indicação de operações e outros
itens. Os Zembronians não usavam ainda computadores digitais (linguagem binária), mas há
relatos que estavam se preparando para isso, o que implicava na escolha previa de um código de
representação de seus símbolos.
https://apoio-edu.azurewebsites.net/TAClk/Index#
https://apoio-edu.azurewebsites.net/TAClk/Index#
https://apoio-edu.azurewebsites.net/TAClk/Index#
https://apoio-edu.azurewebsites.net/TAClk/Index#
https://apoio-edu.azurewebsites.net/TAClk/Index#
https://apoio-edu.azurewebsites.net/TAClk/Index#
https://apoio-edu.azurewebsites.net/TAClk/Index#
https://apoio-edu.azurewebsites.net/TAClk/Index#
https://apoio-edu.azurewebsites.net/TAClk/Index#
https://apoio-edu.azurewebsites.net/TAClk/Index#
https://apoio-edu.azurewebsites.net/TAClk/Index#
https://apoio-edu.azurewebsites.net/TAClk/Index#
https://apoio-edu.azurewebsites.net/TAClk/Index#
https://apoio-edu.azurewebsites.net/TAClk/Index#
Se existisse na época um especialista em computação, ele poderia ajudar criando o código
apropriado para representação dos símbolos usados pelos Zembronians. Qual deveria ser a
quantidade mínima de bits do referido código que ajudaria os Zembronians a implementar seus
sistemas de computação?
A A) 12
B B) 7
C C) 6
D D) 8
E E) 5
Questão: 12/16 [0,5 pt(s)]
Considere um sistema de computação organizado com um processador de 3,4GHz, conectado por
um barramento FSB à uma memória cache (MC) única e à memória principal (MP), a qual é
endereçada a byte. A comunicação com a cache é realizada utilizando-se mapeamento direto e
política de escrita do tipo “write through”. Quando o processador realiza um acesso, seja para
leitura ou escrita, ele coloca no BE um conjunto de bits, que segue o formato abaixo:
TAG LINHA BYTE
8 bits 12 bits 6 bits
Com relação a este sistema, responda:
a) Quantos blocos estarão alocados à linha 105?
b) Qual é a capacidade da memória cache em bytes?
c) Caso o sistema utilizasse mapeamento do tipo associativo completo, quantos registradores de
comparação seriam necessários? E quantos registradores de comparação se utilizasse mapeamento
associativo por conjunto de 16 vias?
A A) 128 – 256KB – 8192 - 32
B B) 256 – 256KB – 4096 - 16
C C) 128 – 128KB – 8102 - 16
D D) 512 – 512KB – 2048 - 32
https://apoio-edu.azurewebsites.net/TAClk/Index#
https://apoio-edu.azurewebsites.net/TAClk/Index#
https://apoio-edu.azurewebsites.net/TAClk/Index#
https://apoio-edu.azurewebsites.net/TAClk/Index#
https://apoio-edu.azurewebsites.net/TAClk/Index#
https://apoio-edu.azurewebsites.net/TAClk/Index#
https://apoio-edu.azurewebsites.net/TAClk/Index#
https://apoio-edu.azurewebsites.net/TAClk/Index#
https://apoio-edu.azurewebsites.net/TAClk/Index#
https://apoio-edu.azurewebsites.net/TAClk/Index#
https://apoio-edu.azurewebsites.net/TAClk/Index#
https://apoio-edu.azurewebsites.net/TAClk/Index#
https://apoio-edu.azurewebsites.net/TAClk/Index#
https://apoio-edu.azurewebsites.net/TAClk/Index#
https://apoio-edu.azurewebsites.net/TAClk/Index#
https://apoio-edu.azurewebsites.net/TAClk/Index#
https://apoio-edu.azurewebsites.net/TAClk/Index#
E E) 256 – 128KB – 4096 - 32
PRINTS:
Print da resposta:
Questão: 13/16 [0,5 pt(s)]
32Considere um sistema de computação cujo processador possa representar e manipular dados
inteiros e fracionários na mesma ULA (supondo que a linguagem de programação usada também
permita esta facilidade), na modalidade de sinal e magnitude. O processador possui capacidade de
operar números com 32 bits de largura em suas unidades de cálculo, utilizando 1 bit para sinal, 14
bits para a parte inteiro dos números e o restante para a parte fracionária.
Assinale a opção verdadeira para a faixa de representação de números deste sistema.
A A) – (2^^32– 1), 999.... a (+ 2^^32 – 1), 999.....
B B) – (2^^31 – 1) a (+ 2^^31 – 1)
C C) – (2^^14 -1), 9999.... a (+ 2^^14 – 1), 9999....
D D) – (2^^14) a + (+ 2^^14 – 1)
E E) – (2^^14 ),9999.... a + (+ 2^^14 – 1) ,9999.....
https://apoio-edu.azurewebsites.net/TAClk/Index#
https://apoio-edu.azurewebsites.net/TAClk/Index#
https://apoio-edu.azurewebsites.net/TAClk/Index#
https://apoio-edu.azurewebsites.net/TAClk/Index#
https://apoio-edu.azurewebsites.net/TAClk/Index#
https://apoio-edu.azurewebsites.net/TAClk/Index#
 
 
CHUTES: