Projetos digitais utilizando FPGA

Prévia do material em texto

Projetos digitais utilizando FPGA
 
Projetos digitais utilizando FPGA
 
VHDL
Todo circuito é sintetizável?
 VHDL não foi inicialmente concebida para a síntese de „
circuitos digitais. Logo, nem todas as construções definidas 
são suportadas pela ferramenta de síntese. Exemplos:
Memória sensível tanto a borda de subida quanto descida. A descrição …
pode ser simulada, porém o circuito não poderá ser sintetizado por falta 
de um elemento desse tipo no mundo real.
Multiplicação de dois valores reais: é permitida pela linguagem, mas na 
prática seria necessária uma unidade de ponto flutuante
 
Projetos digitais utilizando FPGA
Fluxo de Projetos com VHDL
 
Projetos digitais utilizando FPGA
Fluxo de Projetos com VHDL
 
HDL – Hardware Description Language
● Linguagem que permite a descrição e circuito
● Exemplos:
– VHDL
– Verilog
– Abel
– AHDL
– Schematic
 
Projetos digitais utilizando FPGA
Fluxo de Projetos com VHDL
 
Compilador simulador VHDL
● A partir da especificação de um projeto, é gerada uma descrição VHDL.
● Como a linguagem VHDL permite descrever um mesmo circuito com 
diversos graus de abstração, o código gerado inicialmente pode conter 
estruturas por demais abstratas que não permitam a síntese direta.
● A descrição VHDL é então submetida a um simulador para verificação da 
correspondência entre a especificação e o código.
 
Compilador e simulador VHDL
● Um processo iterativo de simulação e detalhamento dos elementos da 
estrutura é executado até ser atingida uma descrição que permita a 
síntes, e até que as simulações assegurem a equivalência entre a 
especificação do projeto e a descrição proposta.
 
Ferramenta de Síntese
Fluxo de Projetos com VHDL
 
Ferramenta de Síntese
● A descrição VHDL é interpretada por uma 
ferramenta de síntese que infere as estruturas 
necessárias para um circuito que corresponda à 
descrição
Exemplo de RTL
 
Ferramenta de Síntese
● A ferramenta de síntese , após a verificação de erros de 
síntaxe, executa o processo de inferência e interligação 
das estruturas necessárias para o circuito a ser gerado a 
partir da descrição.
● Nessa etapa é gerado um circuito no nível RTL, que 
emprega primitivas disponíveis na ferramenta como 
comparadores, somadores, registradores e portas lógicas.
● O circuito gerado nessa etapa não está associado a 
nenhuma atenologia de fabricação em particular, e não 
está necessariamente, otimizado.
● RTL – Register Transfer Level
 
Posicionamento e Interligação
Fluxo de Projetos com VHDL
 
Posicionamento e Interligação
● A próxima etapa do processo de síntese é a geração de 
um novo circuito a partir da estutura RTL.
● A diferença agora consiste nos elementos empregados.
Enquanto no nível RTL são empregadas primitivas 
genérias da ferrmanete, nessa etapa o circuito contém 
unicamente elementos disponíveis na tecnologia 
empregada para a fabricação
● Assim é necessário especificar o dispositivo empregado 
para a realização desta etapa.
● Otimização custo, tamanho e velocidade
● Exemplo arquivo saída: EDIF – Electronic Design 
Interchange Format.
 
Posicionamento e Interligação
As ferramentas de síntese podem fornecer 
ainda um arquivo VHDL descrevendo a rede 
de ligações sintetizadas, e um outro contendo 
informaç~eos referentes à temporização, 
considerando a tecnologia de fabricação empregada. Esses 
arquivos podem ser submetidos novamente a um simulador VHDL 
excitado pelo mesmo conjunto de estímulos para verificação da 
estrutura sintetizada com relação à temporização.
 
Exemplo etapas processo de síntese
● Soma de valores entre zero e sete.
● Inferida necessidade de bloco somador com três bits. A ferramenta 
lança mão da primitiva RTL que atenda os requisitos – no caso um 
bloco somador com 3 bits
 
Exemplo etapas processo de síntese
● Na segunda etapa, a ferramenta elabora a primitiva no nível RTL 
com os elementos disponíveis na tecnologia escolhida.
 
Exemplo etapas processo de síntese
● Com base na rede de ligações gerada pela ferramenta de síntese, a 
ferramenta que realiza o posicionamento e a interligação dos 
componentes, place and route, assenta cada primitiva em um local 
do dispositivo empregado e define o caminho para interligação com 
as demais primivas.
 
Projetos digitais utilizando FPGA
 
Referências
[1] D´AMORE, ROBERTO – Descrição e Síntese de Circuitos 
digitais – Item 1.3 – Sínteses de Circuitos.
	Slide 1
	Slide 2
	Slide 3
	Slide 4
	Slide 5
	Slide 6
	Slide 7
	Slide 8
	Slide 9
	Slide 10
	Slide 11
	Slide 12
	Slide 13
	Slide 14
	Slide 15
	Slide 16
	Slide 17
	Slide 18
	Slide 19
	Slide 20