Apostila simulacao ORCAD

Prévia do material em texto

OrCad – Parte I 
 
............................................................. 
. . 
. Lab. EEL315 - Prof. Jose Gabriel Rodriguez Carneiro Gomes . 
. Universidade Federal do Rio de Janeiro . 
. Departamento de Engenharia Eletronica e de Computacao . 
. Centro de Tecnologia - Sala H.219/7 - RJ 21945-970 Brasil . 
. +55 (21) 2260-5010 ext. 250 . 
. gabriel@pads.ufrj.br www.pads.ufrj.br . 
. . 
............................................................. 
 
 
 
1. Motivação 
 
• Previsão de Resultados 
• Modelagem e Simulação de Circuitos 
• SPICE 
• Cadence, Mentor Graphics, ADS, Electronic Workbench, etc. 
• OrCad Capture 9.2 – Lite Edition (Cadence) (Sedra 5ª. Edição) (disp. em CD) 
 
 
2. Criar um Projeto Novo 
 
 
 
Figura 1. 
 
 
 
Figura 2. 
 
 
 
Figura 3. 
 
 
 
Figura 4. 
 
Tipos de Simulação: 
 
 DC Bias (Aula de hoje) (Seção 3) 
 Transiente (Aula de hoje) (Seção 4) 
 AC Sweep (Aula de hoje) (Seção 5) 
 
 DC Sweep (Aula que vem) (Seção 6) 
 Monte Carlo (Aula que vem) 
 Harmonic Balance 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
3. Simulação Ponto DC Fixo (Bias) 
 
3.1. Criar Circuito Esquemático (Schematic1) (Divisor Resistivo 1 kohm, 1 kohm): 
 
 
 
Figura 5. 
 
 
 
Figura 6. 
 
 
 
Figura 7. 
 
 
 
Figura 8. 
 
 
Figura 9. 
 
 
 
Figura 10. 
 
 
 
Figura 11. 
 
 
 
Figura 12. 
 
 
 
Figura 13. 
 
 
 
Figura 14. 
 
 
 
Figura 15. 
 
 
 
Figura 16. 
 
 
 
Figura 17. 
 
 
 
Figura 18. 
 
 
Figura 19. 
 
3.2. Criar Novo Circ. Esquemático (Schematic2) (Divisor Res. 1 kohm, 100 ohms) 
 
 
 
Figura 20. 
 
 
 
Figura 21. 
 
 
 
Figura 22. 
 
 
 
Figura 23. 
 
 
 
Figura 24. 
 
 
 
Figura 25. 
 
 
 
Figura 26. 
 
 
 
Figura 27. 
 
 
 
Figura 28. 
 
 
 
Figura 29. 
 
 
 
Figura 30. 
 
 
 
Figura 31. 
 
 
 
 
Figura 32. Trabalho Preparatório Experiência #1. 
 
 
 
 
3.2.1. Simulação Transiente usando Fonte DC: 
 
 
 
Figura 33. 
 
 
 
Figura 34. 
 
 
 
Figura 35. 
 
 
 
Figura 36. 
 
 
 
Figura 37. 
 
 
 
Figura 38. 
 
 
 
Figura 39. 
 
 
 
Figura 40. 
 
 
 
Figura 41. 
 
 
 
Figura 42. 
 
 
Figura 43. 
 
 
 
Figura 44. 
 
 
Figura 45. 
 
 
 
Figura 46. 
 
 
 
Figura 47. 
 
 
 
Figura 48. 
 
 
 
Figura 49. 
 
 
 
Figura 50. 
 
4. Simulação Transiente 
 
4.1. Divisor Resistivo 3 (100 ohms, 100 ohms, VSIN) 
 
 
 
Figura 51. 
 
 
 
Figura 52. 
 
 
 
Figura 53. 
 
 
 
Figura 54. 
 
 
 
Figura 55. 
 
 
 
Figura 56. 
 
 
 
Figura 57. 
 
 
 
Figura 58. 
 
 
 
Figura 59. 
 
 
 
Figura 60. 
 
 
 
Figura 61. 
 
 
 
Figura 62. 
 
 
 
Figura 63. 
 
 
 
Figura 64. 
 
 
 
Figura 65. 
 
 
 
Figura 66. 
 
 
 
Figura 67. 
 
 
 
Figura 68. 
 
4.2. Criar Novo Esquemático (Filtro RC) 
 
 
 
Figura 69. 
 
 
 
Figura 70. 
 
 
 
Figura 71. 
 
 
 
Figura 72. 
 
 
 
Figura 73. 
 
 
 
Figura 74. 
 
 
 
Figura 75. 
 
 
 
Figura 76. 
 
 
 
Figura 77. 
 
 
 
Figura 78. 
 
 
 
Figura 79. 
 
 
 
Figura 80. 
 
 
 
Figura 81. 
 
 
 
Figura 82. 
 
 
 
Figura 83. 
 
 
 
Figura 84. 
 
 
 
Figura 85. 
 
 
 
Figura 86. 
 
 
 
Figura 87. 
 
 
 
Figura 88. 
 
 
 
Figura 89. 
 
 
 
Figura 90. 
 
 
 
Figura 91. 
 
 
 
Figura 92. 
 
 
 
Figura 93. 
 
 
 
Figura 94. 
 
 
 
Figura 95. 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
Figura 96. Note que vo / vi = 0.71 / 1.00 = 0.71, e que φ = arcsin(0.50 / 0.71) = π/4 = 
45o. 
 
 
Figura 97. 
 
 
 
Figura 98. 
 
 
 
Figura 99. Note que vo / vi = 0.970 / 1.000 = 0.970, e que φ = arcsin(0.234 / 0.970) = 
0.244 rad = 13.96o. 
 
 
 
 
 
 
 
 
 
 
5. Simulação de Resposta em Freqüência (AC Sweep) 
 
5.1. Criar Novo Circuito Esquemático (Filtro RC 2) 
 
 
 
Figura 100. 
 
 
 
Figura 101. 
 
 
 
Figura 102. 
 
 
 
Figura 103. 
 
 
Figura 104. 
 
 
 
 
Figura 105. 
 
 
 
 
 
 
Figura 106. 
 
 
 
Figura 107. 
 
 
 
Figura 108. 
 
 
Figura 109. 
 
 
 
Figura 110. 
 
 
 
Figura 111. 
 
 
 
Figura 112. 
 
 
 
 
 
Figura 113. Trabalho Preparatório para a Experiência #1. 
 
 
Para o Preparatório #1, refazer Figura 32, Figura 99 (14 vezes) e Figura 113 (2 vezes). 
 
Próxima aula: DC Sweep, Preparatório Experiência #2. 
 
OrCad – Parte II 
 
............................................................. 
. . 
. Lab. EEL315 - Prof. Jose Gabriel Rodriguez Carneiro Gomes . 
. Universidade Federal do Rio de Janeiro . 
. Departamento de Engenharia Eletronica e de Computacao . 
. Centro de Tecnologia - Sala H.219/7 - RJ 21945-970 Brasil . 
. +55 (21) 2260-5010 ext. 250 . 
. gabriel@pads.ufrj.br www.pads.ufrj.br . 
. . 
............................................................. 
 
 
6. Simulação de Resposta Estática (DC Sweep) 
 
 
 
 
Figura 1. 
 
 
 
Figura 2. 
 
 
 
Figura 3. 
 
 
 
Figura 4. 
 
 
 
Figura 5. 
 
 
 
Figura 6 
 
 
 
Figura 7. 
 
 
 
Figura 8. 
 
 
 
Figura 9. 
 
 
 
Figura 10. 
 
 
 
Figura 11. 
 
 
 
Figura 12. 
 
 
 
Figura 13. 
 
 
 
Figura 14. 
 
 
 
Figura 15. 
 
 
 
Figura 16. 
 
 
 
Figura 17. 
 
 
 
Figura 18. 
 
 
 
Figura 19. 
 
 
 
Figura 20. 
 
 
 
Figura 21. 
 
 
 
Figura 22. 
 
 
 
Figura 23. 
 
 
 
Figura 24. 
 
 
 
Figura 25. 
 
 
 
Figura 26. 
 
 
 
Figura 27. 
 
 
 
Figura 28. 
 
 
 
Figura 29. 
 
 
 
Figura 30. 
 
 
 
Figura 31. 
 
 
 
Figura 32. 
 
 
 
Figura 33. 
 
 
 
Figura 34. 
 
 
 
Figura 35. 
 
 
 
Figura 36. 
 
 
 
Figura 37. 
 
 
 
Figura 38. 
 
 
 
Figura 39. 
 
 
 
Figura 40. 
 
 
 
Figura 41. 
 
 
 
Figura 42. 
 
 
 
Figura 43. 
 
 
 
Figura 44. 
 
 
 
Figura 45. 
 
 
 
Figura 46. 
 
 
 
Figura 47. 
 
 
 
Figura 48. 
 
 
 
Figura 49. 
 
 
 
Figura 50. 
 
 
 
Figura 51. 
 
 
 
Figura 52. 
 
 
 
Figura 53. 
 
 
 
Figura 54. 
 
 
 
Figura 55. 
 
 
 
Figura 56. 
 
 
 
Figura 57. 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
E assim por diante, todos os circuitos podem ser simulados (c5 até c11). Por exemplo, o 
resultado na Figura 58 corresponde ao diodo zener no sentido direto em série com resistor 
(c6). O modelo D1N754 representa um diodo zener de 6.8 V (também disponível nas 
bibliotecas diode.olb e diode.lib). Outros diodos zener (com diferentes valores para a 
tensão de condução no sentido reverso) estão próximos ao D1N754 na biblioteca 
diode.olb. 
 
 
 
Figura 58.6.1. DC Sweep Secundário 
 
 
 
Figura 59. 
 
 
 
Figura 60. 
 
 
 
Figura 61. 
 
 
 
Figura 62.