Prova Simulada Arquitetura e Organização de Computadores I

Prévia do material em texto

UNIVERSIDADE DO VALE DO RIO DOS SINOS 
Unidade Acadêmica de Graduação 
Unisinos Educação a Distância 
 
 
Nome do(a) Aluno(a): Prova Simulada 
Arquitetura e Organização de Computadores I 1/4 
1. Dado o número binário 100101102. Quais os valores decimais correspondentes considerando: 
a. Representação sem sinal; 
b. Representação com sinal, em sinal-magnitude; 
c. Representação com sinal, em complemento de 2. 
2. Realize o cálculo abaixo. Os valores estão representados em decimal, mas o desenvolvimento e a 
resposta devem ser em binário, usando números binários de 8 bits, com sinal, representados em 
complemento de dois: 
12010 – 4010 
3. Dada a tabela verdade abaixo, faça o Mapa de Karnaugh e determine a expressão simplificada em 
Soma de Produtos. 
A B C D F 
0 0 0 0 0 
0 0 0 1 0 
0 0 1 0 1 
0 0 1 1 1 
0 1 0 0 1 
0 1 0 1 0 
0 1 1 0 1 
0 1 1 1 1 
1 0 0 0 0 
1 0 0 1 1 
1 0 1 0 1 
1 0 1 1 1 
1 1 0 0 1 
1 1 0 1 1 
1 1 1 0 0 
1 1 1 1 0 
4. O somador completo é um circuito capaz de somar 2 bits (A e B), considerando um bit de vem-um 
(Cin) do estágio anterior, e produz um bit de soma (S) e um bit de vai-um (Cout) para o estágio 
seguinte. O símbolo do somador completo é mostrado na figura abaixo. Desenho o diagrama para um 
somador de 4 bits, usando 4 somadores completos. 
 
 
 
UNIVERSIDADE DO VALE DO RIO DOS SINOS 
Unidade Acadêmica de Graduação 
Unisinos Educação a Distância 
 
 
Nome do(a) Aluno(a): Prova Simulada 
Arquitetura e Organização de Computadores I 2/4 
5. As instruções da arquitetura MIPS são divididas em grupos. Faça uma correspondência entre as 
instruções da coluna da esquerda com os grupos de instruções na coluna da direita. 
I1. add $r1, $r2, $r3 ( ) instrução lógica 
I2. or $r1, $r2, $r3 ( ) instrução de controle de fluxo 
I3. lw $r1, 8($r2) ( ) instrução aritmética 
I4. beq $r1, $r2, DEST ( ) instrução de acesso à memória 
 Assinale a alternativa que representa a sequência correta de instruções na coluna da direita (de cima 
para baixo). 
a. I1 I4 I2 I3 
b. I1 I3 I2 I4 
c. I2 I3 I1 I4 
d. I2 I4 I1 I3 
e. I4 I2 I3 I1 
6. Explique qual a vantagem da arquitetura MIPS multiciclo com pipeline em comparação com a 
arquitetura MIPS monociclo. 
7. Explique de que forma o uso da memória cache melhora o desempenho de um computador. 
8. Utilize a figura abaixo para as questões 8a e 8b. Ela ilustra parte do fluxo de dados da arquitetura 
monociclo do processador MIPS com um subconjunto de sinais de controle. 
 
Na próxima página foram dadas duas instruções. Observe os sinais de controle e indique: 
- “OK” se a instrução funciona corretamente ou se o valor indicado não influencia na sua execução; 
- “Erro” nos casos em que o sinal de controle não está coerente com a instrução ou pode causar uma 
má operação; 
- E o valor esperado quando o sinal de controle contiver “?”. 
 
Em caso de erro ou sinal faltante, justifique sua decisão. 
 
Importante: Observe que alguns multiplexadores da figura podem ter seu sinal invertido quando 
comparando a apostila. Considere os valores da figura da prova. 
 
 
 
UNIVERSIDADE DO VALE DO RIO DOS SINOS 
Unidade Acadêmica de Graduação 
Unisinos Educação a Distância 
 
 
Nome do(a) Aluno(a): Prova Simulada 
Arquitetura e Organização de Computadores I 3/4 
a. Para responder essa questão, siga as instruções dadas acima. 
 
Instrução RegDst = ? RegWrite = 0 ALUSrc = ? PCSrc = 0 MemWrite = ? MemRead = ? MemtoReg = 0 
xor $t0, $ra, $pc 
 
Justificativas: 
 
b. Para responder essa questão, siga as instruções dadas acima. 
 
Instrução RegDst = 0 RegWrite = ? ALUSrc = ? PCSrc = ? MemWrite = 0 MemRead = ? MemtoReg = 0 
beq $t0, $t1, label 
* Para esta instrução, considere que o valor contido em $t0 é igual do valor contido em $t1. 
 
Justificativas: 
 
9. Em relação à arquitetura do MIPS e sua linguagem Assembly, marque V quando a afirmação for 
verdadeira ou F para quando a afirmação for falsa: 
 
( ) O MIPS é um processador com arquitetura RISC. 
( ) A arquitetura MIPS organiza a memória em “palavras” de 16 bits. 
( ) O MIPS tem registradores de propósito geral, cada um com 32 bits. 
( ) A instrução ‘and $r1, $r2, $r3’ é um exemplo de instrução aritmética do MIPS. 
 
Assinale a alternativa que apresenta a sequência correta de V’s e F’s para as afirmações (de cima para 
baixo). 
a. V F V F 
b. V V F F 
c. V F F V 
d. F V V F 
e. F F V V 
10. Na arquitetura do MIPS as instruções passam por uma série de etapas até serem completadas. Faça 
uma correspondência entre cada etapa na coluna da esquerda e a sua descrição na coluna da direita. 
E1. Busca de instrução 
E2. Interpretação da instrução 
E3. Busca de operandos 
E4. Processamento de dados 
E5. Escrita/salvamento de dados 
 (XX) A unidade de controle verifica de qual instrução se 
trata e gera os sinais de controle apropriados. 
(XX) Guarda o resultado nos registradores ou na memória. 
(XX) Busca, no banco de registradores, os dados necessários 
à execução da instrução. 
(XX) Responsável por ler a instrução na memória de 
instruções, no endereço apontado pelo PC. 
(XX) Executa a operação propriamente dita e determina o 
resultado 
 
 
 
UNIVERSIDADE DO VALE DO RIO DOS SINOS 
Unidade Acadêmica de Graduação 
Unisinos Educação a Distância 
 
 
Nome do(a) Aluno(a): Prova Simulada 
Arquitetura e Organização de Computadores I 4/4 
Assinale a alternativa que apresenta a sequência correta de etapas na coluna da direita (de cima para 
baixo): 
a. E5 E1 E4 E2 E3 
b. E4 E3 E5 E2 E1 
c. E2 E5 E3 E1 E4 
d. E2 E4 E5 E1 E3 
e. E4 E2 E3 E5 E1