ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES ATV4

Prévia do material em texto

18/03/2019 Blackboard Learn
https://anhembi.blackboard.com/webapps/late-Course_Landing_Page_Course_100-BBLEARN/Controller# 1/5
Curso Bloco 1 - CCO04051 ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES PNA (ON) -
201910.209.01
Teste ATIVIDADE 4
Iniciado 14/03/19 21:50
Enviado 18/03/19 17:46
Status Completada
Resultado da
tentativa
2,5 em 2,5 pontos  
Tempo decorrido 91 horas, 55 minutos
Resultados
exibidos
Respostas enviadas, Respostas corretas, Comentários
Pergunta 1
Resposta Selecionada:  Falso
Resposta Correta:  Falso
Memória interna refere-se a todos os dispositivos de armazenamento que estão “externos” a placa mãe,
como, por exemplo, os Discos Rígidos (HD – Hard Disk); memórias ópticas, como os drivers de CDROM,
DVD-ROM, Blu-Ray, HD-DVD; além dos dispositivos de alto desempenho, como a memória flash, onde
citam-se os pen drives, memórias de máquinas fotográficas, memórias de celulares, etc.
Pergunta 2
Resposta Selecionada: d. 
Resposta Correta: d. 
Na configuração de microcomputadores versão desktop, são inseridos diversos dispositivos de entrada e
saída de dados, cada um com uma função específica. Nesse sentido, dependendo do momento em que
são utilizados, podem realizar a função de entrada em um instante e de saída de dados, em outro. São
exemplos de dispositivos que se enquadram nessa categoria:
teclado e impressora laserjet.
teclado e impressora laserjet.
Pergunta 3
Resposta
Selecionada:
d.
Resposta
Correta:
d.
Em uma visão de alto nível da função e interconexão do computador é correto afirmar que:
Um ciclo de instrução consiste em uma busca de instrução, seguida por zero ou mais
buscas de operandos, seguidas por zero ou mais armazenamentos de operandos,
seguidos por uma verificação de interrupção (se as interrupções estiverem habilitadas).
Um ciclo de instrução consiste em uma busca de instrução, seguida por zero ou mais
buscas de operandos, seguidas por zero ou mais armazenamentos de operandos,
seguidos por uma verificação de interrupção (se as interrupções estiverem habilitadas).
Pergunta 4
Resposta
Selecionada:
d.
Resposta
Correta:
d.
Sobre o barramento é correto afirmar:
Quanto mais linhas de endereço tiver um barramento, mais memória a CPU pode
endereçar diretamente.
Quanto mais linhas de endereço tiver um barramento, mais memória a CPU pode
endereçar diretamente.
18/03/2019 Blackboard Learn
https://anhembi.blackboard.com/webapps/late-Course_Landing_Page_Course_100-BBLEARN/Controller# 2/5
Pergunta 5
Resposta Selecionada: a. 
Resposta Correta: a. 
I. o tempo de execução de uma instrução corresponde a um ciclo de máquina. Ciclo de máquina
representa o tempo necessário para o acesso e coleta de informações, junto aos registradores,
executar uma operação e escrever o resultado junto ao banco de registradores;
II. as operações não são do tipo registrador-registrador, ou seja,  existem instruções que misturam o
registrador-memória,  aquelas de carga e escritas na memória;
III. os modos de endereçamento são simples, não possuindo, por exemplo, endereçamento indireto;
IV. utilização de formatos simples de instruções é essencial para se projetar unidades de controle mais
simples, nas quais o processo de decodificação e busca dos operandos, torna-se mais ágil, em
função da menor complexidade do hardware.  
Máquinas RISC tem como principal característica, o fato de possuírem, em sua implementação, instruções
reduzidas. Instrução reduzida significa instrução simples, otimizada. Temos quatro características básicas
de uma instrução reduzida (STALLINGS, 2010):
Após a análise dos itens acima podemos afirmar:
Apenas I, III e IV estão corretas.
Apenas I, III e IV estão corretas.
Pergunta 6
Resposta Selecionada: e. 
Resposta Correta: e. 
 
Sobre os principais elementos de projeto para os barramentos, considere:
I. A permissão para enviar sinais nas linhas do barramento pode ser controlada de forma central ou
distribuída.
 II. Os sinais no barramento podem ser sincronizados com um clock central ou enviados de forma
assíncrona com base na transmissão mais recente.
 III. Refere-se ao número de linhas de endereço e número de linhas de dados.
As descrições contidas nos itens I, II e III referem-se correta e respectivamente a:
 
arbitração, temporização e largura.
arbitração, temporização e largura.
Pergunta 7
Para a manipulação dos módulos de E/S três modelos podem ser encontrados nos computadores:
E/S programada, E/S controlada por interrupção e, por fim, o DMA (Direct Memory Access –
Acesso Direto à Memória). 
 
Dentre as afirmações abaixo, classifique­as como “P” (E/S programada); “I” (E/S controlada por
interrupção) e “D” (DMA):
 
( ) Possibilita, com um único comando de configuração, a transferência de um conjunto de itens
de dispositivo de E/S para a memória.
(  )  Necessita  um  controle  direto  sobre  o  módulo,  inferindo,  a  todo  o  momento  do  uso,  se  o
módulo  está  ou  não  disponível.  Esse  tipo  de  verificação  é  chamado  de  “espera  ocupada”,
degradando a performance computacional.
(  ) Neste  tipo de manipulação é gerado um sinal para o acesso ao módulo de E/S. Enquanto a
requisição não  for atendida, o processo entra em um estado de espera  (processo bloqueado ou
18/03/2019 Blackboard Learn
https://anhembi.blackboard.com/webapps/late-Course_Landing_Page_Course_100-BBLEARN/Controller# 3/5
Resposta Selecionada: b. 
Resposta Correta: b. 
Feedback
da
resposta:
“dormindo”). Sendo assim, o processo  somente voltará  à  ativa quando o dispositivo  atender  à
demanda.
( ) Para este tipo de manipulação do módulo de E/S, exige­se que o processador tenha, em seu
ISA  (Instrução  Set Architecture  –  Arquitetura  do  conjunto  de  instruções),  instruções  do
tipo inport e outport.
 
Assinale a alternativa que contenha a sequência correta.
D; P; I; P.
D; P; I; P.
Parabéns!  Sua resposta está correta! Realmente, a implementação mais fácil e a
menos eficiente consiste no uso da técnica de E/S programada. Neste tipo de
implementação deve­se testar o dispositivo através da espera ocupada para que,
quando apto, o dispositivo possa ser acessado através das instruções inport eoutport.
Por sua vez, tanto o E/S controlado por interrupção, quanto o DMA têm a
manipulação de interrupções como base. Porém, o DMA permite que uma única
configuração (único comando) possibilite a transferência de um conjunto de
informações do módulo de E/S para a memória do computador.
Pergunta 8
Resposta Selecionada: b. 
Resposta Correta: b. 
Feedback
Em máquinas superescalares, há a possibilidade da execução de duas ou mais instruções serem
executadas  paralelamente.  Porém,  a  execução  paralela  pode  ocasionar  conflitos  de  dados
(hazards de dados), onde uma linha de instrução impacta sobre alguma outra.
 
Dentre as afirmações abaixo, assinale com V aquela(s) que você julgar ser verdadeira e com F
a(s) falsa(s):
 
( ) Renomeamento de registradores é um procedimento realizado exclusivamente porhardware,
que consiste em renomear um registrador a partir de uma linha para eliminar conflitos quanto à
utilização de um mesmo registrador como destino.
( ) No renomeamento de registradores deve ser implementado, no processador, uma tabela que
tem, como entradas, a referência do registrador original e a referência para o novo registrador.
Essa tabela, no caso, exerce a função de tradução.
(  ) O  renomeamento de  registradores  também permite  a  expansão do número de  registradores
sem  alterar  a  interface  do  processador,  que  apresenta  ao  usuário  um  número  bem  inferior  de
registradores.
( ) Para o renomeamento de registradores, as instruções deverão ser executadas na ordem correta,
pois se deve analisar, antecipadamente, os  registradores utilizados na  janela de  instruções para
determinar como o renomeamento será realizado.
 
Assinalea opção que representa a sequência correta.
F; V; V; F.
F; V; V; F.
18/03/2019 Blackboard Learn
https://anhembi.blackboard.com/webapps/late-Course_Landing_Page_Course_100-BBLEARN/Controller# 4/5
da
resposta:
Parabéns! Sua escolha foi a certa!  Realmente, o renomeamento de registradores é
uma técnica não restrita ao hardware (podemos encontrar essa técnica nos
compiladores), que favorece a execução fora de ordem. Para tanto, com o auxílio de
uma tabela, faz­se a correspondência do registrador original com o novo registrador
a ser utilizado em todas as ocorrências subsequentes. Usa­se essa técnica para
expandir o número de registradores sem alterar a interface do processador, como é o
caso dos processadores da família x86 para manter a compatibilidade com o 8086
original.
Pergunta 9
Resposta Selecionada: b. 
Resposta Correta: b. 
Feedback
da
resposta:
Sabe­se que há três modos de operação para a utilização dos módulos de E/S: E/S programada,
E/S controlada por interrupções e, por fim, o DMA (Acesso Direto à Memória –Direct Memory
Access). Dentre as opções abaixo, assinale­as com (V) “verdadeiro” ou (F) “falsa”.
 
(_) A  E/S  programada  é  a mais  eficiente  pois,  como  o  programador  a manipula  diretamente,
consegue­se implementar um código mais otimizado;
(_) O controlador de DMA está localizado no northbridge para facilitar o seu acesso à memória;
(_) O DMA tem a funcionalidade de assumir o gerenciamento da transferência das informações
para a memória liberando o processador desta incumbência;
(_) Os  processos  que  estão  no  aguardo  da  operação  de  E/S  em  uma  estrutura  controlada  por
interrupções, estará em seu estado bloqueado, em standby (sleeping), não concorrendo, assim,
ao acesso ao processador com os processos aptos para a execução.
 
Assinale a alternativa que corresponda a sequência assinalada.
F; F; V; V.
F; F; V; V.
A resposta está correta. A E/S programada tem o inconveniente da chamada “espera
ocupada”, na qual o programa consome poder computacional, enquanto fica a testar
a disponibilidade do módulo de E/S. A espera ocupada é uma operação
desnecessária pois poderia usar a E/S controlada via interrupção, fazendo com que o
processo não aloque o processador, pois, durante a espera pelo dispositivo, ele
encontra­se bloqueado. O controlador de DMA tem como motivação liberar o
processador para outras atividades localiza­se nosouthbridge para que
o northbridge não seja impactado, não causando, assim, maiores gargalos entre o
processador e a memória.
Pergunta 10
Em máquinas  superescalares,  duas  ou  mais  instruções  poderão  ser  executadas  paralelamente,
caso  não  sejam  detectados  conflitos  estruturais  (disponibilidade  de  módulo  funcional),  ou
conflitos de dados  (por exemplo, disponibilidade das  informações que serão manipuladas). No
trecho  de  código  abaixo,  existem  alguns  conflitos  de  dados  e  estruturais.  Para  permitir  um
aumento  de  performance  pode­se  alterar  a  ordem  de  execução  das  instruções  para  que  esses
conflitos não impactem muito no tempo de processamento. Para resolver essa questão, suponha o
trecho de código a seguir.
18/03/2019 Blackboard Learn
https://anhembi.blackboard.com/webapps/late-Course_Landing_Page_Course_100-BBLEARN/Controller# 5/5
Resposta Selecionada: d. 
Resposta Correta: d. 
Feedback
da
resposta:
 
(i) load Reg2, A  //registrador Reg2 recebe a variável A
(ii) add Reg4, Reg2, Reg3 // Reg4 = Reg2 + Reg3
(iii)  sto D, Reg4 //armazena na variável D, o valor de Reg4
(iv) load Reg3, B //registrador Reg3 recebe a variável B
(v) add Reg6, Reg3, Reg5 // Reg6 = Reg3 + Reg5
(vi)  sto E, Reg6 //armazena na variável E, o valor de Reg6
(vii) sub Reg8, Reg4, Reg6 // Reg8 = Reg4 + Reg6
(viii) load Reg7, C //registrador Reg7 recebe a variável C
(ix) add Reg7,Reg7, 3 // Reg7 = Reg7 + 3
 
As instruções tipo “load”, fazem acesso à memória para coletar o valor da variável e atribuir a
algum registrador, e a instrução “sto” (store) acessa a memória para o armazenamento do valor
contido no registrador passado como parâmetro. As instruções aritméticas poderão ser realizadas
simultaneamente desde que os dados estejam disponíveis. Para essa questão, suponha que todas
as  operações  gastem  exatamente  o mesmo  tempo para  que  sejam  executadas  e  os  valores  dos
registradores não vinculados às operações “load” já foram todos previamente carregados.
 
Qual a nova ordem das instruções que melhor representa a sua otimização?
 
(i), (ii), (iii), (iv), (v), (vii), (viii), (ix), (vi).
(i), (ii), (iii), (iv), (v), (vii), (viii), (ix), (vi).
Resposta correta. Você ordenou as instruções de forma mais eficiente. O “load” da
linha (viii) estava sendo impedido de iniciar antes, devido ao “sto” da linha (vi). Ao
deslocar a linha (vi) para depois da linha (viii), fazemos com que estas duas linhas
sejam executadas simultaneamente, antecipando­se à carga do registradorReg7 e,
consequentemente, ganhando­se um ciclo na execução do trecho de código.