ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES ATV4
5 pág.

ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES ATV4


DisciplinaArquitetura e Organização de Computadores1.254 materiais7.467 seguidores
Pré-visualização2 páginas
18/03/2019 Blackboard Learn
https://anhembi.blackboard.com/webapps/late-Course_Landing_Page_Course_100-BBLEARN/Controller# 1/5
Curso Bloco 1 - CCO04051 ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES PNA (ON) -
201910.209.01
Teste ATIVIDADE 4
Iniciado 14/03/19 21:50
Enviado 18/03/19 17:46
Status Completada
Resultado da
tentativa
2,5 em 2,5 pontos  
Tempo decorrido 91 horas, 55 minutos
Resultados
exibidos
Respostas enviadas, Respostas corretas, Comentários
Pergunta 1
Resposta Selecionada:  Falso
Resposta Correta:  Falso
Memória interna refere-se a todos os dispositivos de armazenamento que estão \u201cexternos\u201d a placa mãe,
como, por exemplo, os Discos Rígidos (HD \u2013 Hard Disk); memórias ópticas, como os drivers de CDROM,
DVD-ROM, Blu-Ray, HD-DVD; além dos dispositivos de alto desempenho, como a memória \ufb02ash, onde
citam-se os pen drives, memórias de máquinas fotográ\ufb01cas, memórias de celulares, etc.
Pergunta 2
Resposta Selecionada: d. 
Resposta Correta: d. 
Na con\ufb01guração de microcomputadores versão desktop, são inseridos diversos dispositivos de entrada e
saída de dados, cada um com uma função especí\ufb01ca. Nesse sentido, dependendo do momento em que
são utilizados, podem realizar a função de entrada em um instante e de saída de dados, em outro. São
exemplos de dispositivos que se enquadram nessa categoria:
teclado e impressora laserjet.
teclado e impressora laserjet.
Pergunta 3
Resposta
Selecionada:
d.
Resposta
Correta:
d.
Em uma visão de alto nível da função e interconexão do computador é correto a\ufb01rmar que:
Um ciclo de instrução consiste em uma busca de instrução, seguida por zero ou mais
buscas de operandos, seguidas por zero ou mais armazenamentos de operandos,
seguidos por uma veri\ufb01cação de interrupção (se as interrupções estiverem habilitadas).
Um ciclo de instrução consiste em uma busca de instrução, seguida por zero ou mais
buscas de operandos, seguidas por zero ou mais armazenamentos de operandos,
seguidos por uma veri\ufb01cação de interrupção (se as interrupções estiverem habilitadas).
Pergunta 4
Resposta
Selecionada:
d.
Resposta
Correta:
d.
Sobre o barramento é correto a\ufb01rmar:
Quanto mais linhas de endereço tiver um barramento, mais memória a CPU pode
endereçar diretamente.
Quanto mais linhas de endereço tiver um barramento, mais memória a CPU pode
endereçar diretamente.
18/03/2019 Blackboard Learn
https://anhembi.blackboard.com/webapps/late-Course_Landing_Page_Course_100-BBLEARN/Controller# 2/5
Pergunta 5
Resposta Selecionada: a. 
Resposta Correta: a. 
I. o tempo de execução de uma instrução corresponde a um ciclo de máquina. Ciclo de máquina
representa o tempo necessário para o acesso e coleta de informações, junto aos registradores,
executar uma operação e escrever o resultado junto ao banco de registradores;
II. as operações não são do tipo registrador-registrador, ou seja,  existem instruções que misturam o
registrador-memória,  aquelas de carga e escritas na memória;
III. os modos de endereçamento são simples, não possuindo, por exemplo, endereçamento indireto;
IV. utilização de formatos simples de instruções é essencial para se projetar unidades de controle mais
simples, nas quais o processo de decodi\ufb01cação e busca dos operandos, torna-se mais ágil, em
função da menor complexidade do hardware.  
Máquinas RISC tem como principal característica, o fato de possuírem, em sua implementação, instruções
reduzidas. Instrução reduzida signi\ufb01ca instrução simples, otimizada. Temos quatro características básicas
de uma instrução reduzida (STALLINGS, 2010):
Após a análise dos itens acima podemos a\ufb01rmar:
Apenas I, III e IV estão corretas.
Apenas I, III e IV estão corretas.
Pergunta 6
Resposta Selecionada: e. 
Resposta Correta: e. 
 
Sobre os principais elementos de projeto para os barramentos, considere:
I. A permissão para enviar sinais nas linhas do barramento pode ser controlada de forma central ou
distribuída.
 II. Os sinais no barramento podem ser sincronizados com um clock central ou enviados de forma
assíncrona com base na transmissão mais recente.
 III. Refere-se ao número de linhas de endereço e número de linhas de dados.
As descrições contidas nos itens I, II e III referem-se correta e respectivamente a:
 
arbitração, temporização e largura.
arbitração, temporização e largura.
Pergunta 7
Para a manipulação dos módulos de E/S três modelos podem ser encontrados nos computadores:
E/S programada, E/S controlada por interrupção e, por fim, o DMA (Direct Memory Access \u2013
Acesso Direto à Memória). 
 
Dentre as afirmações abaixo, classifique­as como \u201cP\u201d (E/S programada)\u37e \u201cI\u201d (E/S controlada por
interrupção) e \u201cD\u201d (DMA):
 
( ) Possibilita, com um único comando de configuração, a transferência de um conjunto de itens
de dispositivo de E/S para a memória.
(  )  Necessita  um  controle  direto  sobre  o  módulo,  inferindo,  a  todo  o  momento  do  uso,  se  o
módulo  está  ou  não  disponível.  Esse  tipo  de  verificação  é  chamado  de  \u201cespera  ocupada\u201d,
degradando a performance computacional.
(  ) Neste  tipo de manipulação é gerado um sinal para o acesso ao módulo de E/S. Enquanto a
requisição não  for atendida, o processo entra em um estado de espera  (processo bloqueado ou
18/03/2019 Blackboard Learn
https://anhembi.blackboard.com/webapps/late-Course_Landing_Page_Course_100-BBLEARN/Controller# 3/5
Resposta Selecionada: b. 
Resposta Correta: b. 
Feedback
da
resposta:
\u201cdormindo\u201d). Sendo assim, o processo  somente voltará  à  ativa quando o dispositivo  atender  à
demanda.
( ) Para este tipo de manipulação do módulo de E/S, exige­se que o processador tenha, em seu
ISA  (Instrução  Set Architecture  \u2013  Arquitetura  do  conjunto  de  instruções),  instruções  do
tipo inport e outport.
 
Assinale a alternativa que contenha a sequência correta.
D\u37e P\u37e I\u37e P.
D\u37e P\u37e I\u37e P.
Parabéns!  Sua resposta está correta! Realmente, a implementação mais fácil e a
menos eficiente consiste no uso da técnica de E/S programada. Neste tipo de
implementação deve­se testar o dispositivo através da espera ocupada para que,
quando apto, o dispositivo possa ser acessado através das instruções inport eoutport.
Por sua vez, tanto o E/S controlado por interrupção, quanto o DMA têm a
manipulação de interrupções como base. Porém, o DMA permite que uma única
configuração (único comando) possibilite a transferência de um conjunto de
informações do módulo de E/S para a memória do computador.
Pergunta 8
Resposta Selecionada: b. 
Resposta Correta: b. 
Feedback
Em máquinas superescalares, há a possibilidade da execução de duas ou mais instruções serem
executadas  paralelamente.  Porém,  a  execução  paralela  pode  ocasionar  conflitos  de  dados
(hazards de dados), onde uma linha de instrução impacta sobre alguma outra.
 
Dentre as afirmações abaixo, assinale com V aquela(s) que você julgar ser verdadeira e com F
a(s) falsa(s):
 
( ) Renomeamento de registradores é um procedimento realizado exclusivamente porhardware,
que consiste em renomear um registrador a partir de uma linha para eliminar conflitos quanto à
utilização de um mesmo registrador como destino.
( ) No renomeamento de registradores deve ser implementado, no processador, uma tabela que
tem, como entradas, a referência do registrador original e a referência para o novo registrador.
Essa tabela, no caso, exerce a função de tradução.
(  ) O  renomeamento de  registradores  também permite  a  expansão do número de  registradores
sem  alterar  a  interface  do  processador,  que  apresenta  ao  usuário  um  número  bem  inferior  de
registradores.
( ) Para o renomeamento de registradores, as instruções deverão ser executadas na ordem correta,
pois se deve analisar, antecipadamente, os  registradores utilizados na  janela de  instruções para
determinar como o renomeamento será realizado.
 
Assinale