Encapsulamentos e Famílias de Circuitos Lógicos

Prévia do material em texto

Eletrônica Digital
Me. Italo Leonardo de Alencar Marton
Circuitos Lógicos
Tipos de encapsulamentos: 
Existem uma grande variedade de encapsulamentos, diferenciando-se por:
Tamanho físico;
Nas condições ambientais e de consumo de energia nas quais o circuito opera;
No modo de montagem na placa de um circuito impresso.
Os métodos de fabricação atual utilizam montagem em superfície, que coloca um CI sobre contatos elétricos na superfície da placa, mantidos no lugar por uma pasta de solda que ao ser aquecida, realiza a conexão.
A precisão das maquinas de montagem permitem um espaçamento pequeno entre os pinos, assim os pinos para montagem em superfície são sobrados, enquanto outros encapsulamentos permitem montagem em soquetes.
Encapsulamento SOIC (Small Outline Integrated Package):
 Encapsulamento SOIC. Disponível em: <http://loja.multcomercial.com.br/encapsulamento/soic-16.html>
Tipo de encapsulamento para montagem em superfície;
Pinos dobrados para montagem tipo asa de gaivota (gull’s wing);
Família de encapsulamento com muitas variações;
A diferença está tanto em formato quanto em quantidade de terminais;
Encapsulamento SSOP (Shrink Small Outline Package):
 Encapsulamento SOIC. Disponível em: <http://loja.multcomercial.com.br/encapsulamento/soic-16.html>
Tipo de encapsulamento para montagem em superfície;
Pinos dobrados para montagem tipo asa de gaivota (gull’s wing);
Terminais com acabamento para solda;
Encapsulamentos construídosno tipo EIAJ (padrão métrico Japonês) e JEDEC (padrão Americano);
Encapsulamento de alta densidade com passo 0.65 mm.
Encapsulamento TSSOP (Thin Shrink Small Outline Package):
 Encapsulamento TSSOP. Disponível em: https://pt.wikipedia.org/wiki/Thin- Shrink_Small_Outline_Package#/media/File:Tevion_MD_85925_-_Texas_Instruments_TPS61100-4526.jpg
Tipo de encapsulamento para montagem em superfície;
Pinos dobrados para montagem tipo asa de gaivota (gull’s wing);
Terminais com acabamento para solda;
Encapsulamentos tipo EIAJ (padrão métrico Japonês);
Componente retangular com dimensões reduzidas;
TSSOP tipo I possui pinos dos lados mais curtos do encapsulamento;
TSSOP tipo II possui pinos dos lados mais longos do encapsulamento;
Pode conter de 8 a 56 terminais.
São utilizados em CI’s de memória RAM.
Encapsulamento PLCC (Plastic Leaded Chip Carrier):
 Encapsulamento PLCC. Disponível em: https://www.3d-electronics.eu/en- gb/new-sst49lf080a-plcc-chip.html
Terminais em formato de “J” com passos de 1,27 mm;
Pode conter de 18 a 100 terminais;
Podem ser montados em soquetes ou soldados a placa;
Podem ser facilmente substituídos quando soqueteados;
São utilizados em equipamentos militares, aeroespaciais, telecomunicações e ambientes sujeitos a altas temperaturas.
Encapsulamento QFP (Quad Flat Pack):
 Encapsulamento tipo QFP. Disponível em: https://pt.wikipedia.org/wiki/Quad_Flat_Package#/media/File:Cyrix_Cx486SLCe-V25MP_DF7339E_top.jpg
São encapsulamentos onde os terminais se estendem pelos quatro lados;
Possuem de 32 a 200 terminais;
São componentes fine pitch, onde o passo está entre 0.65 mm e 0.3 mm;
Encapsulamentos construídos no tipo EIAJ (padrão métrico Japonês) e JEDEC (padrão Americano);
Estão disponíveis com encapsulamento plástico e corpo metálico.
Encapsulamento LFBGA (Low-Profile Fine-pitch Ball Grid Array):
 Encapsulamento LFBGA. Disponível em: https://es.rs-online.com/web/p/microcontroladores/9028133/
Tecnologia moderna de encapsulamento;
Possibilita maior número de conexões em menor espaço;
Componentes possuem esferas de soldas em vez de terminais;
Utilizado em placas mães, memórias RAM e equipamentos de informática.
Encapsulamento BGA (Ball Grid Array):
 Processador Pentium MMX com encapsulamento BGA. 
Tecnologia moderna de encapsulamento;
Componentes possuem esferas de soldas em vez de terminais;
Possuem mais conexões que os QFP’s em encapsulamento menores;
Encapsulamento podendo ser plástico ou cerâmico;
Passos padrões são 1.27 mm e 1.5 mm;
Esferas dispostas em grades com no mínimo 5x5;
Quantidade de pinos na ordem de centenas;
Utilizado em CI’s, chipsets, microprocessadores;
Famílias de Circuitos Lógicos:
As famílias dos circuitos lógicos são separadas de acordo com os componentes internos e as formas de interligações.
Famílias bipolares:
- DL (Diode Logic): construído com diodos e resistores;
- DCTL (Direct-Coupled-Transistor Logic): construído com transistores e resistores;
- RTL (Resistor-Transistor Logic): construído com transistores e resistores;
- RCTL (Resistor-Capacitor Transistor Logic): RTL com capacitores;
- DTL (Diode-Transistor Logic): construído com transistores, diodos e resistores;
- HTL (High-Threshold Logic): construído com transistores, diodos e resistores;
- TTL (Transistor-Transistor Logic): construído com transistores e resistores;
- ECL (Emitter-Coupled Logic): construído com transistores e resistores;
- IIL (Integrated-Injection Logic): construído com transistores e resistores;
Família unipolares:
- pMOS (MOSFET canal P);
- nMOS (MOSFET canal N);
- CMOS (Complementary MOS Logic): arquitetura complementar do pMOS e nMOS.
Níveis de tensão e corrente:
Atraso de propagação:
Todo bloco lógico gera um atraso de propagação da informação, devido o tempo necessário para processamento;
Frequência de Clock (MHz):
A frequência máxima possível para um circuito lógico está relacionada diretamente ao tempo de atraso de propagação. Onde o período T da frequência de clock não pode ser menor que o dobro do tempo maior entre tPLH e tPHL.
Ruído:
Os circuitos podem estar sujeitos a campos elétricos e magnéticos externos que podem causar picos de tensão nos circuitos lógicos. Esses ruídos podem causar uma operação imprevisível do circuito devido a tensão ir para a região indeterminada ou proibida. Assim uma medida para inibir a ação dos ruídos é denominada margem de ruído.
Para o nível lógico alto a margem de ruído é definida como:
Margens de ruído DC (TOCCI, 2007. pg 257).