Arquitetura e Organizacao de Computadores_Atv4_Prova

Prévia do material em texto

22/11/2019 Blackboard Learn
https://anhembi.blackboard.com/webapps/late-Course_Landing_Page_Course_100-BBLEARN/Controller 1/4
Curso CCO01042 ARQUITETURA E ORGANIZAÇAO DE COMPUTADORES PNA (ON) -
201920.2066.01
Teste ATIVIDADE 4
Iniciado 12/11/19 23:09
Enviado 22/11/19 14:36
Status Completada
Resultado da
tentativa
2 em 2,5 pontos 
Tempo decorrido 231 horas, 26 minutos
Resultados exibidos Respostas enviadas, Respostas corretas, Comentários
Pergunta 1
Resposta Selecionada: 
Resposta Correta:
 
Feedback da
resposta:
Manipular um módulo de E/S através da forma de E/S controlado por interrupção consiste em maior
consumo computacional 
PORQUE 
Existe um evento que informa sobre uma espera, sem processamento sendo realizado. 
 
Analisando as afirmações acima, conclui-se que:
a primeira afirmação é falsa, e a segunda é verdadeira.
as duas afirmações são falsas.
Resposta incorreta. Observe que o consumo de recurso computacional ocorre em
eventos que são executados apenas quando requisitados.
Pergunta 2
Resposta Selecionada: 
Resposta Correta: 
Feedback
da
resposta:
Dentro do sistema de arquitetura de computadores, para a parte que executa o armazenamento de
informações e transmissão de dados, existe uma preocupação em detectar um erro da informação a
ser armazenada ou, até mesmo, corrigir os dados em caso de erros que são detectados. Uma das
formas de executar esta é ação é através cálculo do bit de paridade (STALLINGS, W. Arquitetura e
Organização de Computadores. 8. ed. São Paulo: Pearson Prentice Hall, 2010). 
Informe qual assertiva a seguir é correta para a informação a ser enviada em conjunto com o bit de
paridade par, para a palavra 01111101.
011111010.
011111010.
Resposta correta. A detecção por bit de paridade consiste em inserir no final da
sequência de bits um bit de verificação. Na sequência da informação, se a quantidade de
bits 1 for par, é adicionado o bit 0, no final da sequência; em caso contrário, é adicionado
o bit 1.
Pergunta 3
Resposta
Selecionada:
Resposta
Correta:
Um módulo de E/S dentro da arquitetura de computadores teve sua implementação adotada para
garantir a forma de exportar funcionalidades que permitam executar o interfaceamento entre a parte
externa do sistema de hardware, que é o barramento e a parte externa que são os próprios
dispositivos de E/S, conectados e sob sua responsabilidade (STALLINGS, W. Arquitetura e
Organização de Computadores. 8. ed. São Paulo: Pearson Prentice Hall, 2010). 
Das alternativas abaixo, assinale a que descreve as características sobre a forma de manipular os
módulos de E/S do tipo DMA.
a linha de endereço tem uso na transferência, para que o sistema de memória saiba
a localização de escrita dos dados transferidos.
a linha de endereço tem uso na transferência, para que o sistema de memória saiba
a localização de escrita dos dados transferidos.
0 em 0,25 pontos
0,25 em 0,25 pontos
0,25 em 0,25 pontos
22/11/2019 Blackboard Learn
https://anhembi.blackboard.com/webapps/late-Course_Landing_Page_Course_100-BBLEARN/Controller 2/4
Feedback
da
resposta:
Resposta correta. Cada elemento do módulo de E/S possui sua ação de acordo com a
sua denominação: portanto dados serve tanto para configuração quanto para
transferência e os de controle servem para gerenciar a ação de interrupção.
Pergunta 4
Resposta Selecionada: 
Resposta Correta: 
Feedback
da
resposta:
Quando precisa armazenar as informações ou transmitir estes dados de forma confiável, sempre
existe uma preocupação em detectar de teve algum erro ou, até mesmo, caso seja detectado o erro,
tentar fazer a sua correção. Uma das técnicas para executar esta é ação de detecção de erro é
através cálculo do bitde paridade (STALLINGS, W. Arquitetura e Organização de Computadores. 8.
ed. São Paulo: Pearson Prentice Hall, 2010). 
Informe qual assertiva a seguir é correta para a informação a ser enviada em conjunto com o bit de
paridade ímpar, para a palavra 01111101.
011111011.
011111011.
Resposta correta. A detecção por bit de paridade consiste em inserir no final da
sequência de bits um bit de verificação. Na sequência da informação se a quantidade de
bits 1 for ímpar, é adicionado o bit 0 após a sequência; em caso contrário, é adicionado o
bit 1.
Pergunta 5
Resposta Selecionada: 
Resposta Correta: 
Feedback
da
resposta:
Manipular um módulo de E/S através da forma de E/S programada consiste em maior consumo
computacional 
PORQUE 
Existe um evento que fica no aguardo de espera, sem processamento efetivo. 
 
Analisando as afirmações acima, conclui-se que:
As duas afirmações são verdadeiras, e a segunda justifica a primeira.
As duas afirmações são verdadeiras, e a segunda justifica a primeira.
Resposta correta. Com o uso da forma de manipulação por E/S programada, ocorre um
evento de espera (e então o consumo de recurso) por algo que pode ou não acontecer.
Pergunta 6
Resposta
Selecionada:
Resposta
Correta:
Feedback
da
resposta:
Um módulo de E/S dentro da arquitetura de computadores deve ser implementado de forma a
desemprenhar suas ações através da funcionalidades de interfaceamento entre o elemento
denominado Barramento e os próprios dispositivos de E/S que estão nele conectados e por
consequência, sob sua responsabilidade (STALLINGS, W. Arquitetura e Organização de
Computadores. 8. ed. São Paulo: Pearson Prentice Hall, 2010). 
Das alternativas abaixo, assinale a que descreve as características sobre a estrutura básica de um
módulo de E/S.
pinos de interfaceamento com os dispositivos propriamente ditos são os que
permitem a comunicação com os equipamentos de E/S.
pinos de interfaceamento com os dispositivos propriamente ditos são os que
permitem a comunicação com os equipamentos de E/S.
Resposta correta. O módulo de E/S utiliza 3 partes em sua estrutura e que são utilizados
para interligar a parte externa que tem os dispositivos com a parte interna que possui os
barramentos.
Pergunta 7
0,25 em 0,25 pontos
0,25 em 0,25 pontos
0,25 em 0,25 pontos
0,25 em 0,25 pontos
22/11/2019 Blackboard Learn
https://anhembi.blackboard.com/webapps/late-Course_Landing_Page_Course_100-BBLEARN/Controller 3/4
Resposta Selecionada: 
Resposta Correta: 
Feedback da
resposta:
Em máquinas escalares, que carregam a possibilidade de executar apenas uma instrução por vez,
opipeline pode não ser atendido plenamente, devido aos conflitos e dependências ( hazards) de
dados, estrutural, ou de controle, que faz parte de sua característica como pipeline e que as máquinas
escalares não possuem(STALLINGS, W. Arquitetura e Organização de Computadores. 8. ed. São
Paulo: Pearson Prentice Hall, 2010). 
Das alternativas abaixo, assinale a que informa corretamente sobre o mecanismo adotado utilizado na
técnica denominada execução fora de ordem.
ILP – Instruction Level Parallelism.
ILP – Instruction Level Parallelism.
Resposta correta. O mecanismo de execução fora de ordem é associado a questão
do paralelismo e ainda na ação de nível de instrução.
Pergunta 8
Resposta
Selecionada:
Resposta
Correta:
Feedback
da
resposta:
As memórias do tipo ROM possuem a característica de ser não volátil, é utilizada em ocasiões nas
quais requer apenas operações de leitura, como por exemplo: bibliotecas de funções, para que sejam
usadas frequentemente (tal como BIOS – Basic Input/Output System), tabelas de funções ou
informações fixas a serem demandadas pelo sistema computacional. (STALLINGS, W. Arquitetura e
Organização de Computadores. 8. ed. São Paulo: Pearson Prentice Hall, 2010). 
Assim, qual assertiva a seguir é correta para expressar a classificação da memória ROM quanto a fase
de gravação de sua informação.
EPROM (PROM apagável – Erasable PROM) – a escrita era realizada através de um
software especial do sistema operacional.EEPROM (PROM apagável eletricamente – Electrically Erasable PROM) – permite o
apagamento das informações para que seja feita uma nova gravação.
Sua resposta está incorreta. Note sobre o significado da sigla e que a ROM é aplicada
antes do carregamento do sistema operacional, sem a interferência deste, com o uso de
programação por software especial.
Pergunta 9
Resposta
Selecionada:
Resposta
Correta:
Feedback
da
resposta:
Na arquitetura de computadores, quando foi pensado o uso das memórias do tipo RAM, algumas
características foram aplicadas para que pudessem ser diferenciadas. Neste sentido podem ser
citados itens em relação à tecnologia de fabricação e suas utilidades principais, como no caso do uso
de memórias denominadas como do tipo dinâmica (DRAM) e as memórias denominadas como do tipo
estática (SRAM). (STALLINGS, W. Arquitetura e Organização de Computadores. 8. ed. São Paulo:
Pearson Prentice Hall, 2010). 
Qual assertiva a seguir é correta para a característica da memória do tipo SRAM.
um dos seus componentes eletrônicos, o transistor, ajuda a manter a informação
de forma temporária.
um dos seus componentes eletrônicos, o transistor, ajuda a manter a informação
de forma temporária.
Resposta correta. A memória do tipo SRAM guarda informação enquanto tem energia
armazenada pelo componente eletrônico transistor, que é componente com capacidade
de fazer esta ação em SDRAM e ainda forma temporária.
Pergunta 10
No modelo RISC tem um conjunto de instruções mais simples. Para que a fabricação deste tipo de
processador fosse idealizada, alguns levantamentos e consultas foram feitos para que este conjunto
de instruções denominado ISA ( Instruction Set Architecture , - Arquitetura de Conjunto de Instruções)
fosse projetada” (TANENBAUM, A. S. Organização Estruturada de Computadores . 6. ed. São
Paulo: Pearson Prentice Hall, 2013). Das alternativas abaixo, assinale a que descreve corretamente os
levantamentos realizados.
0 em 0,25 pontos
0,25 em 0,25 pontos
0,25 em 0,25 pontos
22/11/2019 Blackboard Learn
https://anhembi.blackboard.com/webapps/late-Course_Landing_Page_Course_100-BBLEARN/Controller 4/4
Resposta
Selecionada:
Resposta
Correta:
Feedback
da
resposta:
sequência de execução das instruções: neste tipo de métrica que foi levada em
consideração a análise da sequência permitiu um estudo mais aprofundado da
estrutura do pipeline.
sequência de execução das instruções: neste tipo de métrica que foi levada em
consideração a análise da sequência permitiu um estudo mais aprofundado da
estrutura do pipeline.
Resposta correta. Cada item utilizado pela ISA está associado ao nome que o
denomina (frequência de operações e de operandos e ainda sobre as instruções).