slides aula 3 Eletrônica analógica

Prévia do material em texto

1
Profª Eng. Viviana Raquel Zurro
Eletrônica Analógica
Aula 3
Conversa Inicial
Existem três tipos básicos de Field Effect
Transistor (FETs):
Transistor de efeito de campo de junção, 
chamado de JFET ou simplesmente FET
Transistor de efeito de campo de porta isolada, 
que pode ser chamado de:
IGFET: insulated-gate field effect transistor 
(transistor de efeito de campo de porta 
isolada)
MOS: metal oxide semiconductor (metal 
óxido semicondutor)
MOST: metal oxide semiconductor transistor 
(metal óxido semicondutor)
MOSFET: metal oxide semiconductor field
effect transistor (transistor de efeito de 
campo metal óxido semicondutor)
Transistor de efeito de campo metal 
semicondutor MESFET (metal 
semiconductor field effect transistor)
A corrente de dreno do FET é controlada pela 
tensão da porta
Transistores de Efeito de Campo de 
Junção (JFET)
2
Altíssima impedância de entrada (na faixa 
dos 𝑇Ω atualmente)
De fácil fabricação
Ocupam muito menos espaço que os TBJ 
quando integrados
Dispositivos unipolares: sua operação 
depende somente do fluxo de portadores 
majoritários
JFET
Tensão de offset zero quando a corrente de 
dreno é zero (ótimo chaveador)
Produto ganho banda passante que é menor 
do que o do TBJ (o TBJ é melhor como 
amplificador)
Eles podem ser de canal n ou de canal p
Símbolos
G (gate): porta D (drain): dreno S (source): fonte
(BOYLESTAD e NASHELSKY, 2013)
Estrutura de um JFET
(BOYLESTAD e NASHELSKY, 2013)
Funcionamento
(BOYLESTAD e NASHELSKY, 2013) (BOYLESTAD e NASHELSKY, 2013)
3
𝑽𝑮𝑺 𝟎
(BOYLESTAD e NASHELSKY, 2013)
Também chamado de:
VVR (Voltage
Variable Resistor)
VCR (Voltage
Controlled Resistor) 
VDR (Voltage
Dependent Resistor)
𝒓𝒅
𝒓𝒐
𝟏 𝑽𝑮𝑺/𝑽𝑷 𝟐
Resistor controlado por tensão
(BOYLESTAD e NASHELSKY, 2013)
Equação de Shockley:
𝑰𝑫 𝑰𝑫𝑺𝑺 𝟏
𝑽𝑮𝑺
𝑽𝑷
𝟐
Para 𝑽𝑮𝑺 𝟎 𝑽
𝑰𝑫 𝑰𝑫𝑺𝑺|𝑽𝑮𝑺 𝟎
Para 𝑽𝑮𝑺 𝑽𝑷
𝑰𝑫 𝟎 𝒎𝑨 |𝑽𝑮𝑺 𝑽𝑷
𝑽𝑮𝑺 𝑽𝑷 𝟏
𝑰𝑫
𝑰𝑫𝑺𝑺
Curvas de transferência
(BOYLESTAD e NASHELSKY, 2013)
Polarização do JFET e 
Modelo para Pequenos Sinais
Fonte comum: entrada na porta e saída 
no dreno
Dreno comum: entrada na porta e saída 
na fonte
Porta comum: entrada na fonte e saída 
no dreno
Nota: Não existe configuração em que o 
sinal entre pelo dreno ou saia pela porta
Configurações
Entrada:
𝑽𝑮𝑺 𝑽𝑮𝑮
Saída:
𝑽𝑫𝑫 𝑰𝑫. 𝑹𝑫 𝑽𝑫𝑺
Polarização fixa
(BOYLESTAD e NASHELSKY, 2013)
4
Polarização fixa
(BOYLESTAD e NASHELSKY, 2013)
Autopolarização: resolução matemática
Entrada:
𝑽𝑹𝑺 𝑰𝑫𝑹𝑺
𝑽𝑮𝑺 𝑽𝑹𝑺 𝟎
𝑽𝑮𝑺 𝑽𝑹𝑺 𝑰𝑫𝑹𝑺
𝑰𝑫 𝑰𝑫𝑺𝑺 𝟏
𝑰𝑫𝑹𝑺
𝑽𝑷
𝟐
Saída:
𝑽𝑫𝑫 𝑰𝑫. 𝑹𝑫 𝑹𝑺 𝑽𝑫𝑺
(BOYLESTAD e NASHELSKY, 2013)
Escolhendo dois pontos:
𝑰𝑫 𝟎 𝑽𝑮𝑺 𝑰𝑫𝑹𝑺 𝟎
𝑰𝑫
𝑰𝑫𝑺𝑺
𝟐
𝑽𝑮𝑺
𝑰𝑫𝑺𝑺.𝑹𝑺
𝟐
Autopolarização: resolução gráfica
(BOYLESTAD e NASHELSKY, 2013)
Polarização por divisor de tensão
Entrada:
𝑽𝑮 𝑽𝑮𝑺 𝑽𝑹𝑺
𝑽𝑫𝑫.
𝑹𝟐
𝑹𝟏 𝑹𝟐
𝑽𝑹𝑺 𝑰𝑺. 𝑹𝑺 𝑰𝑫. 𝑹𝑺
𝑽𝑮𝑺 𝑽𝑮 𝑽𝑹𝑺
𝑰𝑹𝟏 𝑰𝑹𝟐 
𝑽𝑫𝑫
𝑹𝟏 𝑹𝟐
Saída:
𝑽𝑫𝑫 𝑰𝑫. 𝑹𝑫 𝑹𝑺 𝑽𝑫𝑺
(BOYLESTAD e NASHELSKY, 2013)
Escolhendo dois pontos:
𝑰𝑫 𝟎 𝑽𝑮𝑺 𝑽𝑮|𝑰𝑫 𝟎
𝑽𝑮𝑺 𝟎 𝑰𝑫
𝑽𝑮
𝑹𝑺 𝑽𝑮𝑺 𝟎
Resolução gráfica
(BOYLESTAD e NASHELSKY, 2013)
Entrada:
𝑽𝑺𝑺 𝑽𝑮𝑺 𝑰𝑫𝑹𝑺
Saída:
𝑽𝑫𝑫 𝑽𝑺𝑺 𝑰𝑫𝑹𝑫 𝑽𝑫𝑺 𝑰𝑫𝑹𝑺
Porta comum
(BOYLESTAD e NASHELSKY, 2013)
5
Resolução gráfica
Escolhendo dois 
pontos:
𝑰𝑫 𝟎 𝑽𝑮𝑺 𝑽𝑺𝑺|𝑰𝑫 𝟎
𝑽𝑮𝑺 𝟎 𝑰𝑫
𝑽𝑺𝑺
𝑹𝑺 𝑽𝑮𝑺 𝟎
(BOYLESTAD e NASHELSKY, 2013)
𝒈𝒎
𝚫𝑰𝑫
𝚫𝑽𝑮𝑺
𝟐𝑰𝑫𝑺𝑺
𝑽𝑷
𝟏
𝑽𝑮𝑺
𝑽𝑷
𝒈𝒎𝟎
𝟐𝑰𝑫𝑺𝑺
𝑽𝑷 𝑽𝑮𝑺 𝟎
𝒓𝒅
𝚫𝑽𝑫𝑺
𝚫𝑰𝑫 𝑽𝑮𝑺 𝒄𝒐𝒏𝒔𝒕𝒂𝒏𝒕𝒆
Modelo para pequenos sinais
(BOYLESTAD e NASHELSKY, 2013)
𝒈𝒎𝑽𝒈𝒔 𝒓𝒅𝑽𝒈𝒔
𝑮
𝑺 𝑺
𝑫
Transistor de Efeito de Campo MOS
Isolação da porta (metálica): não há contato 
entre a porta e o canal
Enriquecimento ou intensificação
Sem aplicação de tensão na porta o canal 
não existe
Com tensão 𝑽𝑮𝑺 𝟎 𝑽 , ele equivale a uma 
chave aberta: normal aberto
Tem corrente de difusão
Tipos
Depleção
O canal é construído por dopagem no 
momento da fabricação
Ele precisa de tensão 𝐕𝐆𝐒 para desligar: 
normal fechado
Não tem corrente de difusão
MOSFET de enriquecimento de canal n
(BOYLESTAD e NASHELSKY, 2013)
6
Curvas de transferência
𝑽𝑻 𝑽𝑮𝑺 𝑻𝒉
𝑽𝑫𝑺 𝑽𝑫𝑮 𝑽𝑮𝑺
𝑽𝑫𝑺𝒔𝒂𝒕 𝑽𝑮𝑺 𝑽𝑻
𝑰𝑫 𝒌 𝑽𝑮𝑺 𝑽𝑻 𝟐
𝒌
𝑰𝑫 𝒍𝒊𝒈𝒂𝒅𝒐
𝑽𝑮𝑺 𝒍𝒊𝒈𝒂𝒅𝒐 𝑽𝑻
𝟐
𝑰𝑫 𝒍𝒊𝒈𝒂𝒅𝒐 𝑰𝑫 𝒐𝒏
𝑽𝑮𝑺 𝒍𝒊𝒈𝒂𝒅𝒐 𝑽𝑮𝑺 𝒐𝒏
Não responde à 
equação de Shockley
(BOYLESTAD e NASHELSKY, 2013)
MOSFET de enriquecimento de canal p
(BOYLESTAD e NASHELSKY, 2013)
𝑽𝑮𝑺 𝟎 região de depleção
𝑽𝑮𝑺 𝟎 região de intensificação ou 
enriquecimento
A equação de Shockley pode ser aplicada 
tanto na região de depleção quanto na de 
enriquecimento 
MOSFET de depleção MOSFET de depleção de canal n
(BOYLESTAD e NASHELSKY, 2013)
Curvas de transferência
(BOYLESTAD e NASHELSKY, 2013)
MOSFET de depleção de canal p
(BOYLESTAD e NASHELSKY, 2013)
7
Polarização do MOSFET
Entrada:
𝑽𝑫 𝑽𝑮
𝑽𝑫𝑺 𝑽𝑮𝑺
Saída:
𝑽𝑫𝑺 𝑽𝑮𝑺
𝑽𝑫𝑫 𝑰𝑫𝑹𝑫
Polarização com realimentação 
MOSFET tipo enriquecimento
(BOYLESTAD e NASHELSKY, 2013)
Resolução gráfica
Escolhendo dois 
pontos:
𝑰𝑫 𝟎 𝑽𝑮𝑺 𝑽𝑫𝑫|𝑰𝑫 𝟎
𝑽𝑮𝑺 𝟎 𝑰𝑫
𝑽𝑫𝑫
𝑹𝑫 𝑽𝑮𝑺 𝟎
(BOYLESTAD e NASHELSKY, 2013)
Entrada:
𝑽𝑮 𝑽𝑫𝑫.
𝑹𝟐
𝑹𝟏 𝑹𝟐
𝑽𝑮 𝑽𝑮𝑺 𝑽𝑹𝑺
Saída:
𝑽𝑫𝑺 𝑽𝑫𝑫 𝑰𝑫 𝑹𝑫 𝑹𝑺
Polarização por divisor de tensão 
MOSFET tipo enriquecimento
(BOYLESTAD e NASHELSKY, 2013)
Resolução gráfica
Escolhendo dois 
pontos:
𝑰𝑫 𝟎 𝑽𝑮𝑺 𝑽𝑮|𝑰𝑫 𝟎
𝑽𝑮𝑺 𝟎 𝑰𝑫
𝑽𝑮
𝑹𝑺 𝑽𝑮𝑺 𝟎
(BOYLESTAD e NASHELSKY, 2013)
Entrada:
𝑽𝑮𝑺 𝑽𝑹𝑺 𝑰𝑫𝑹𝑺
Saída:
𝑽𝑫𝑫 𝑰𝑫. 𝑹𝑫 𝑹𝑺 𝑽𝑫𝑺
Autopolarização MOSFET tipo depleção
(BOYLESTAD e NASHELSKY, 2013)
8
Resolução gráfica
Escolhendo dois pontos:
𝑰𝑫 𝟎 𝑽𝑮𝑺 𝟎
Para um ponto de 𝑽𝑮𝑺
antes do pinch-off
𝑰𝑫
𝑽𝑮𝑺
𝑹𝑺
(BOYLESTAD e NASHELSKY, 2013)
Polarização por divisor de tensão 
MOSFET tipo depleção
Entrada:
𝑽𝑮 𝑽𝑮𝑺 𝑽𝑹𝑺
𝑽𝑹𝑺 𝑰𝑺. 𝑹𝑺 𝑰𝑫. 𝑹𝑺
𝑽𝑮𝑺 𝑽𝑮 𝑽𝑹𝑺
𝑰𝑹𝟏 𝑰𝑹𝟐 
𝑽𝑫𝑫
𝑹𝟏 𝑹𝟐
Saída:
𝑽𝑫𝑫 𝑰𝑫. 𝑹𝑫 𝑹𝑺 𝑽𝑫𝑺
(BOYLESTAD e NASHELSKY, 2013)
Resolução gráfica
Escolhendo dois 
pontos:
𝑰𝑫 𝟎 𝑽𝑮𝑺 𝑽𝑮|𝑰𝑫 𝟎
𝑽𝑮𝑺 𝟎 𝑰𝑫
𝑽𝑮
𝑹𝑺 𝑽𝑮𝑺 𝟎
(BOYLESTAD e NASHELSKY, 2013)
O MOSFET como Dispositivo Digital
Famílias lógicas
Fonte própria – adaptação de (SEDRA e SMITH, 2000)
Tamanho extremamente pequeno 
VLSI (Very Large Scale Integration –
integração em muito grande escala) 
UHSI (Ultra High Scale Integration –
integração em escala extremamente alta)
MOS e CMOS
9
O comprimento do canal atualmente está na 
faixa dos nm (nanômetros)
Dissipam muito menos energia do que os 
circuitos lógicos bipolares
A altíssima impedância de entrada
Os circuitos pseudo-NMOS têm estrutura 
semelhante aos NMOS
Todas as portas apresentadas serão de lógica 
positiva
NMOS e PMOS
(SEDRA e SMITH, 2000)
Estrutura CMOS
(SEDRA e SMITH, 2000)
𝐘 𝐀 𝐁 ⇔ 𝐘 𝐀 𝐁
𝐘 𝐀𝐁 ⇔ 𝐘 𝐀𝐁
𝐘 𝐀 𝐁𝐂 ⇔ 𝐘 𝐀 𝐁𝐂
𝐘 𝐀 𝐁 𝐀𝐁
𝐘 𝐀𝐁 𝐀 𝐁
𝐘 𝐀 𝐁𝐂 𝐀 𝐁 𝐂
Funções lógicas
na: nível alto
na: nível baixo
on: fechado
off: aberto
Inversor NMOS
Fonte própria
Inversor CMOS
Tabela: Fonte própria – Imagem: (SEDRA e SMITH, 2000)
10
Redes PDN (pull-down networks) – MOSFET 
de canal n
(SEDRA e SMITH, 2000)
Portas NMOS
Porta (a): NOR
𝒀 𝑨 𝑩
Porta (b): NAND
𝒀 𝑨𝑩
Porta (c):
𝒀 𝑨 𝑩𝑪
Fonte: a autora
Redes PUN (pull-up networks) MOSFET de 
canal p
Porta (a): NAND
𝒀 𝑨 𝑩
Porta (b): NOR
𝒀 𝑨𝑩
Porta (c):
𝒀 𝑨 𝑩 𝑪
(SEDRA e SMITH, 2000)
Portas CMOS
Porta (a): NOR
𝒀 𝑨 𝑩
Porta (b): NAND
𝒀 𝑨𝑩
Porta (c):
𝒀 𝑨 𝑩𝑪
(SEDRA e SMITH, 2000)
Referências
BOYLESTAD, R. L.; NASHELSKY, L. 
Dispositivos Eletrônicos e Teoria de Circuitos. 
11. ed. São Paulo: Pearson Education, 2013.
SEDRA, A. S.; SMITH, K. C. Microeletrônica. 
4. ed. São Paulo: Makron Books, 2000.
WIKIPEDIA. MOSFET. Wikipedia, 2019.Disponível em: 
https://en.wikipedia.org/wiki/MOSFET.