Buscar

Arquitetura 4

Prévia do material em texto

Usuário
	ANDRESSA CASTELO BRANCO DA CRUZ
	Curso
	GRA0240 ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES PTA - 202010.ead-5458.01
	Teste
	ATIVIDADE 4 (A4)
	Iniciado
	21/06/20 23:17
	Enviado
	21/06/20 23:35
	Status
	Completada
	Resultado da tentativa
	10 em 10 pontos  
	Tempo decorrido
	17 minutos
	Resultados exibidos
	Respostas enviadas, Respostas corretas, Comentários
· Pergunta 1
1 em 1 pontos
	
	
	
	Um módulo de E/S dentro da arquitetura de computadores teve sua implementação adotada para garantir a forma de exportar funcionalidades que permitam executar o interfaceamento entre a parte externa do sistema de hardware, que é o barramento e a parte externa que são os próprios dispositivos de E/S, conectados e sob sua responsabilidade (STALLINGS, W. Arquitetura e Organização de Computadores. 8. ed. São Paulo: Pearson Prentice Hall, 2010).
Das alternativas abaixo, assinale a que descreve as características sobre a forma de manipular os módulos de E/S do tipo DMA.
	
	
	
	
		Resposta Selecionada:
	 
a linha de endereço tem uso na transferência, para que o sistema de memória saiba a localização de escrita dos dados transferidos.
	Resposta Correta:
	 
a linha de endereço tem uso na transferência, para que o sistema de memória saiba a localização de escrita dos dados transferidos.
	Feedback da resposta:
	Resposta correta. Cada elemento do módulo de E/S possui sua ação de acordo com a sua denominação: portanto dados serve tanto para configuração quanto para transferência e os de controle servem para gerenciar a ação de interrupção.
	
	
	
· Pergunta 2
1 em 1 pontos
	
	
	
	Na arquitetura de computadores, no uso das memórias do tipo RAM, podem ser diferenciadas em vários aspectos. Entre eles podem ser relacionados quanto à tecnologia de sua fabricação, em conjunto com suas utilidades principais. Como exemplo deste tipo de classificação tem o caso das memórias denominadas como do tipo dinâmica (DRAM) e as denominadas como do tipo estática (SRAM). (STALLINGS, W. Arquitetura e Organização de Computadores. 8. ed. São Paulo: Pearson Prentice Hall, 2010).
Qual assertiva a seguir é correta para a característica da memória do tipo DRAM.
	
	
	
	
		Resposta Selecionada:
	 
um dos seus componentes eletrônicos, o capacitor, tem a capacidade de armazenar energia de forma temporária.
	Resposta Correta:
	 
um dos seus componentes eletrônicos, o capacitor, tem a capacidade de armazenar energia de forma temporária.
	Feedback da resposta:
	Resposta correta. A memória do tipo DRAM guarda informação de forma temporária, enquanto tem energia armazenada pelo componente eletrônico capacitor, já que o transistor não faz isso.
	
	
	
· Pergunta 3
1 em 1 pontos
	
	
	
	Existe uma ascensão em relação ao uso de paralelismo nos computadores, desde a introdução do pipeline, que representa um pseudoparalelismo, seguindo com a incorporação da superescalaridade, pelo paralelismo para dentro dos processadores, tudo para ter uma melhora em termos de otimização (STALLINGS, W. Arquitetura e Organização de Computadores. 8. ed. São Paulo: Pearson Prentice Hall, 2010).
Considerando a tendência de sair do limite de uso do paralelismo em nível de instrução, o uso a nível de threads e de núcleos, avalie as afirmações a seguir.
 
I.         com o nível de threads, o processador tem condições de escalonar threads na ocorrência de conflitos no pipeline.
II.        um escalonamento em nível de hardware, torna-se muito menos eficiente, se compararmos com o escalonamento realizado pelo sistema operacional.
III.      o paralelismo em nível de núcleos, incorpora a ideia das máquinas multiprocessadores, sendo cada núcleo independente.
IV.      o uso de processadores vetoriais consiste em um modelo com execução em série, dotado de pipeline, do tipo SIMD.
V.        quando não se limita às abstrações arquiteturais, existe o paralelismo em nível de aplicações, por exemplo, o paralelismo em nível de dados.
 
Agora, assinale a alternativa com os itens corretos das tendências em nível de paralelismo.
	
	
	
	
		Resposta Selecionada:
	 
I, III e V.
	Resposta Correta:
	 
I, III e V.
	Feedback da resposta:
	Resposta correta. Em aplicações de novas tendências, as escolhas decorrem em serem utilizadas quando são menos complexas e mais rápidas.
	
	
	
· Pergunta 4
1 em 1 pontos
	
	
	
	RISC é um tipo de máquina que tem como principal característica em sua implementação o fato de possuírem instruções reduzidas, que tem como significado a instrução ser simples, estar otimizada. Esta característica permite menor complexidade em sua implementação do que as máquinas CISC (STALLINGS, W. Arquitetura e Organização de Computadores. 8. ed. São Paulo: Pearson Prentice Hall, 2010 ).
Considerando as características básicas de uma instrução reduzida, avalie as afirmações a seguir.
 
I.         o tempo de execução de uma instrução corresponde a um ciclo de máquina (tempo do acesso e coleta de informações nos registradores, executar uma operação e escrever o resultado no banco de registradores.
II.        as operações ocorrem na forma de registrador-registrador, ou seja, elas ocorrem de tal maneira que não existem instruções que misturem registrador-memória, exceto aquelas de carga e escritas na memória.
III.      os modos de endereçamento utilizados no processo são considerados de execução simples, e não tem a possibilidade de possuir, por exemplo, a forma de aplicação denominada de endereçamento indireto.
IV.      utilização de formatos simples de instruções é essencial para se ter unidades de controle mais simples, com os processos de decodificação e busca dos operandos, mais ágil, devido a menor complexidade do hardware.
V.        os modos de dados utilizados no processo são considerados de execução complexo, os únicos no sistema, pois a forma de aplicação utilizada é denominada de dados de acesso direto.
 
Agora, assinale a alternativa que apresenta informações corretas quanto as características básicas de uma instrução reduzida da arquitetura RISC.
	
	
	
	
		Resposta Selecionada:
	 
I, II, III e IV.
 
 
	Resposta Correta:
	 
I, II, III e IV.
 
 
	Feedback da resposta:
	Resposta correta. Em uma instrução tudo diz respeito a uma ação que precisa ser feita. Assim não existe nada sobre a parte de dados em uma instrução reduzida.
	
	
	
· Pergunta 5
1 em 1 pontos
	
	
	
	Na abordagem de software para otimização do banco de registradores há necessidade de uso maior dos registradores usados pelo compilador
PORQUE
realizam armazenamento das variáveis que são mais utilizadas.
 
Analisando as afirmações acima, conclui-se que:
	
	
	
	
		Resposta Selecionada:
	 
As duas afirmações são verdadeiras, e a segunda justifica a primeira.
	Resposta Correta:
	 
As duas afirmações são verdadeiras, e a segunda justifica a primeira.
	Feedback da resposta:
	Resposta correta. O banco de registradores tem maior desempenho quando recorre ao reaproveitamento de informações que estão armazenadas e assim fornecem mais rapidez.
	
	
	
· Pergunta 6
1 em 1 pontos
	
	
	
	A motivação principal para o desenvolvimento de arquiteturas super-escalares consiste na possibilidade de se executar instruções de forma paralela, o que fornece mais agilidade, otimização e mais velocidade em atender as demandas ofertadas em nível de instrução de máquina (STALLINGS, W. Arquitetura e Organização de Computadores. 8. ed. São Paulo: Pearson Prentice Hall, 2010).
Das alternativas abaixo, assinale a que descreve sobre a solução adotada pelo mecanismo renomeamento de registradores no caso de conflitos em relação à geração de valores para o código a seguir:
 
(i)   a = b / c;
(ii)  d = a – f;
(iii) a = g + h;
(iv)  i = a + e;
	
	
	
	
		Resposta Selecionada:
	 
(i)        a = b / c;
(ii)       d = a – f;
(iii)      aa = g + h;
(iv)      i = aa + e;.
	Resposta Correta:
	 
(i)        a = b / c;
(ii)       d = a – f;
(iii)      aa = g + h;
(iv)      i = aa + e;.
	Feedback da resposta:
	Resposta correta. A solução permite ter logo o resultado de operações que são mais rápidas (soma esubtração) e assim ter o resultado. Então depois são realizadas as que são mais complexas, como a divisão.
	
	
	
· Pergunta 7
1 em 1 pontos
	
	
	
	Na arquitetura de computadores, o uso de um módulo de E/S foi idealizado para implementar a forma como ocorre a exportação da funcionalidade de interfaceamento entre elementos, denominados como barramento (parte interna) e os próprios dispositivos de E/S (parte externa), sob sua responsabilidade (STALLINGS, W. Arquitetura e Organização de Computadores. 8. ed. São Paulo: Pearson Prentice Hall, 2010).
Das alternativas abaixo, assinale a que descreve as características sobre as formas de manipular os módulos de E/S.
	
	
	
	
		Resposta Selecionada:
	 
DMA (Acesso Direto à Memória): a transferência para a memória é realizada diretamente pelo módulo de E/S.
	Resposta Correta:
	 
DMA (Acesso Direto à Memória): a transferência para a memória é realizada diretamente pelo módulo de E/S.
	Feedback da resposta:
	Resposta correta. As formas de manipular são apenas de 3 tipos, conforme descrito, porém não existe a interferência direta pelo usuário do equipamento que manipula o dispositivo externo.
	
	
	
· Pergunta 8
1 em 1 pontos
	
	
	
	Manipular um módulo de E/S através da forma de E/S controlado por interrupção consiste em maior consumo computacional
PORQUE
Existe um evento que informa sobre uma espera, sem processamento sendo realizado.
 
Analisando as afirmações acima, conclui-se que:
	
	
	
	
		Resposta Selecionada:
	 
as duas afirmações são falsas.
	Resposta Correta:
	 
as duas afirmações são falsas.
	Feedback da resposta:
	Resposta correta. Com o uso da forma de manipulação de forma E/S controlada por interrupção, ocorre um evento (e seu consumo de recurso) apenas quando chamado.
	
	
	
· Pergunta 9
1 em 1 pontos
	
	
	
	Quando precisa armazenar as informações ou transmitir estes dados de forma confiável, sempre existe uma preocupação em detectar de teve algum erro ou, até mesmo, caso seja detectado o erro, tentar fazer a sua correção. Uma das técnicas para executar esta é ação de detecção de erro é através cálculo do bit de paridade (STALLINGS, W. Arquitetura e Organização de Computadores. 8. ed. São Paulo: Pearson Prentice Hall, 2010).
Informe qual assertiva a seguir é correta para a informação a ser enviada em conjunto com o bit de paridade ímpar, para a palavra 01111101.
	
	
	
	
		Resposta Selecionada:
	 
011111011.
	Resposta Correta:
	 
011111011.
	Feedback da resposta:
	Resposta correta. A detecção por bit de paridade consiste em inserir no final da sequência de bits um bit de verificação. Na sequência da informação se a quantidade de bits 1 for ímpar, é adicionado o bit 0 após a sequência; em caso contrário, é adicionado o bit 1.
	
	
	
· Pergunta 10
1 em 1 pontos
	
	
	
	Na arquitetura de computadores, quando foi pensado o uso das memórias do tipo RAM, algumas características foram aplicadas para que pudessem ser diferenciadas. Neste sentido podem ser citados itens em relação à tecnologia de fabricação e suas utilidades principais, como no caso do uso de memórias denominadas como do tipo dinâmica (DRAM) e as memórias denominadas como do tipo estática (SRAM). (STALLINGS, W. Arquitetura e Organização de Computadores. 8. ed. São Paulo: Pearson Prentice Hall, 2010).
Qual assertiva a seguir é correta para a característica da memória do tipo SRAM.
	
	
	
	
		Resposta Selecionada:
	 
um dos seus componentes eletrônicos, o transistor, ajuda a manter a informação de forma temporária.
	Resposta Correta:
	 
um dos seus componentes eletrônicos, o transistor, ajuda a manter a informação de forma temporária.
	Feedback da resposta:
	Resposta correta. A memória do tipo SRAM guarda informação enquanto tem energia armazenada pelo componente eletrônico transistor, que é componente com capacidade de fazer esta ação em SDRAM e ainda forma temporária.
	
	
	
Domingo, 21 de Junho de 2020 23h35min05s BRT

Continue navegando