Buscar

Arquitetura e Organização de Computadores - Atividade 4 _ Passei Direto

Faça como milhares de estudantes: teste grátis o Passei Direto

Esse e outros conteúdos desbloqueados

16 milhões de materiais de várias disciplinas

Impressão de materiais

Agora você pode testar o

Passei Direto grátis

Você também pode ser Premium ajudando estudantes

Faça como milhares de estudantes: teste grátis o Passei Direto

Esse e outros conteúdos desbloqueados

16 milhões de materiais de várias disciplinas

Impressão de materiais

Agora você pode testar o

Passei Direto grátis

Você também pode ser Premium ajudando estudantes

Faça como milhares de estudantes: teste grátis o Passei Direto

Esse e outros conteúdos desbloqueados

16 milhões de materiais de várias disciplinas

Impressão de materiais

Agora você pode testar o

Passei Direto grátis

Você também pode ser Premium ajudando estudantes
Você viu 3, do total de 11 páginas

Faça como milhares de estudantes: teste grátis o Passei Direto

Esse e outros conteúdos desbloqueados

16 milhões de materiais de várias disciplinas

Impressão de materiais

Agora você pode testar o

Passei Direto grátis

Você também pode ser Premium ajudando estudantes

Faça como milhares de estudantes: teste grátis o Passei Direto

Esse e outros conteúdos desbloqueados

16 milhões de materiais de várias disciplinas

Impressão de materiais

Agora você pode testar o

Passei Direto grátis

Você também pode ser Premium ajudando estudantes

Faça como milhares de estudantes: teste grátis o Passei Direto

Esse e outros conteúdos desbloqueados

16 milhões de materiais de várias disciplinas

Impressão de materiais

Agora você pode testar o

Passei Direto grátis

Você também pode ser Premium ajudando estudantes
Você viu 6, do total de 11 páginas

Faça como milhares de estudantes: teste grátis o Passei Direto

Esse e outros conteúdos desbloqueados

16 milhões de materiais de várias disciplinas

Impressão de materiais

Agora você pode testar o

Passei Direto grátis

Você também pode ser Premium ajudando estudantes

Faça como milhares de estudantes: teste grátis o Passei Direto

Esse e outros conteúdos desbloqueados

16 milhões de materiais de várias disciplinas

Impressão de materiais

Agora você pode testar o

Passei Direto grátis

Você também pode ser Premium ajudando estudantes

Faça como milhares de estudantes: teste grátis o Passei Direto

Esse e outros conteúdos desbloqueados

16 milhões de materiais de várias disciplinas

Impressão de materiais

Agora você pode testar o

Passei Direto grátis

Você também pode ser Premium ajudando estudantes
Você viu 9, do total de 11 páginas

Faça como milhares de estudantes: teste grátis o Passei Direto

Esse e outros conteúdos desbloqueados

16 milhões de materiais de várias disciplinas

Impressão de materiais

Agora você pode testar o

Passei Direto grátis

Você também pode ser Premium ajudando estudantes

Prévia do material em texto

Revisar envio do teste: ATIVIDADE 4 (A4)
fmu.blackboard.com/webapps/assessment/review/review.jsp
Usuário SANDRA REGINA DE ALENCAR SILVA
Curso GRA0240 ARQUITETURA E ORGANIZAÇÃO DE
COMPUTADORES GR0120202 - 202020.ead-29774942.06
Teste ATIVIDADE 4 (A4)
Iniciado 31/10/20 17:19
Enviado 31/10/20 17:43
Status Completada
Resultado da
tentativa
10 em 10 pontos 
Tempo
decorrido
24 minutos
Resultados
exibidos
Respostas enviadas, Respostas corretas, Comentários
1/11
https://fmu.blackboard.com/webapps/assessment/review/review.jsp?attempt_id=_38356510_1&course_id=_610704_1&content_id=_14825521_1&outcome_id=_36806653_1&outcome_definition_id=_9761605_1
salen
Destacar
Pergunta 1
1 em 1 pontos
Dentro do sistema de arquitetura de computadores, para a parte que executa
o armazenamento de informações e transmissão de dados, existe uma
preocupação em detectar um erro da informação a ser armazenada ou, até
mesmo, corrigir os dados em caso de erros que são detectados. Uma das
formas de executar esta é ação é através cálculo do bit de paridade
(STALLINGS, W. Arquitetura e Organização de Computadores. 8. ed. São
Paulo: Pearson Prentice Hall, 2010). 
Informe qual assertiva a seguir é correta para a informação a ser enviada em
conjunto com o bit de paridade par, para a palavra 01111101.
Resposta
Selecionada: 011111010.
Resposta Correta:
Feedback
da
resposta:
Resposta correta. A detecção por bit de paridade consiste em
inserir no final da sequência de bits um bit de verificação. Na
sequência da informação, se a quantidade de bits 1 for par, é
adicionado o bit 0, no final da sequência; em caso contrário, é
adicionado o bit 1.
2/11
Pergunta 2
1 em 1 pontos
Um módulo de E/S, dentro da arquitetura de computadores, deve ter como
características de implementação, algumas formas de exportar suas
funcionalidades para realizar um interfaceamento entre o elemento
Barramento e os próprios dispositivos de E/S, que estão sob sua
responsabilidade (STALLINGS, W. Arquitetura e Organização de
Computadores. 8. ed. São Paulo: Pearson Prentice Hall, 2010). 
Considerando as funcionalidades de um módulo hipotético de E/S, avalie as
afirmações a seguir.
 
I. controle e temporização: fundamentais para permitir a sincronização
de acesso e uso dos dispositivos sob a coordenação do módulo de E/S. 
II. interação com o processador e dispositivos de E/S: tem o recebimento
das demandas e o envio ou o recebimento das informações a serem
manipuladas. 
III. detecção de erros: como envolvem armazenamento e transmissão é
necessário um mecanismo para detecção de erros. 
IV. bufferização das informações sob manipulação: compatibilizar as
taxas de transferência entre os dispositivos e os barramentos envolvidos. 
V. clock: pulso para a sincronização das ações realizadas pela memória
para proceder a ação de leitura ou gravação das informações.
 Agora, assinale a alternativa que apresenta informações corretas sobre as
funcionalidades do módulo de E/S.
Resposta
Selecionada: I, II, III e
IV.
Resposta Correta:
Feedback
da
resposta:
Resposta correta. As funções requisitadas são chamadas
ações desenvolvidas pelo módulo, sendo assim excluídas
ações de são executadas por outros módulos como no caso
do sincronismo, feito pelo clock.
3/11
Pergunta 3
1 em 1 pontos
Na arquitetura de computadores, no uso das memórias do tipo RAM, podem
ser diferenciadas em vários aspectos. Entre eles podem ser relacionados
quanto à tecnologia de sua fabricação, em conjunto com suas utilidades
principais. Como exemplo deste tipo de classificação tem o caso das
memórias denominadas como do tipo dinâmica (DRAM) e as denominadas
como do tipo estática (SRAM). (STALLINGS, W. Arquitetura e Organização
de Computadores. 8. ed. São Paulo: Pearson Prentice Hall, 2010). 
Qual assertiva a seguir é correta para a característica da memória do tipo
DRAM.
Resposta
Selecionada: um dos seus componentes eletrônicos, o capacitor, tem a
capacidade de armazenar energia de forma temporária.
Resposta
Correta:
Feedback
da
resposta:
Resposta correta. A memória do tipo DRAM guarda
informação de forma temporária, enquanto tem energia
armazenada pelo componente eletrônico capacitor, já que o
transistor não faz isso.
4/11
Pergunta 4
1 em 1 pontos
Na abordagem de software para otimização do banco de registradores há
necessidade de uso maior dos registradores usados pelo compilador 
PORQUE 
realizam armazenamento das variáveis que são mais utilizadas.
 Analisando as afirmações acima, conclui-se que:
Resposta
Selecionada: As duas afirmações são verdadeiras, e a segunda
justifica a primeira.
Resposta
Correta:
Feedback
da
resposta:
Resposta correta. O banco de registradores tem maior
desempenho quando recorre ao reaproveitamento de
informações que estão armazenadas e assim fornecem mais
rapidez.
5/11
Pergunta 5
1 em 1 pontos
Na arquitetura de computadores, o uso de um módulo de E/S foi idealizado
para implementar a forma como ocorre a exportação da funcionalidade de
interfaceamento entre elementos, denominados como barramento (parte
interna) e os próprios dispositivos de E/S (parte externa), sob sua
responsabilidade (STALLINGS, W. Arquitetura e Organização de
Computadores. 8. ed. São Paulo: Pearson Prentice Hall, 2010). 
Das alternativas abaixo, assinale a que descreve as características sobre as
formas de manipular os módulos de E/S.
Resposta
Selecionada: DMA (Acesso Direto à Memória): a transferência para a
memória é realizada diretamente pelo módulo de E/S.
Resposta
Correta:
Feedback
da
resposta:
Resposta correta. As formas de manipular são apenas de 3
tipos, conforme descrito, porém não existe a interferência
direta pelo usuário do equipamento que manipula o dispositivo
externo.
6/11
Pergunta 6
1 em 1 pontos
Um módulo de E/S dentro da arquitetura de computadores deve ser
implementado de forma a desemprenhar suas ações através da
funcionalidades de interfaceamento entre o elemento denominado
Barramento e os próprios dispositivos de E/S que estão nele conectados e
por consequência, sob sua responsabilidade (STALLINGS, W. Arquitetura e
Organização de Computadores. 8. ed. São Paulo: Pearson Prentice Hall,
2010). 
Das alternativas abaixo, assinale a que descreve as características sobre a
estrutura básica de um módulo de E/S.
Resposta
Selecionada: pinos de interfaceamento com os dispositivos propriamente
ditos são os que permitem a comunicação com os
equipamentos de E/S.
Resposta
Correta:
Feedback
da
resposta:
Resposta correta. O módulo de E/S utiliza 3 partes em sua
estrutura e que são utilizados para interligar a parte externa
que tem os dispositivos com a parte interna que possui os
barramentos.
7/11
Pergunta 7
1 em 1 pontos
Na arquitetura de computadores, a estrutura de um módulo de memória, em
termos de constituição física, é constituído de ligações eletrônicas da sua
parte interna com a parte externa do mesmo (o circuito eletrônico) através de
pinagens que efetuam as funções devidas do módulo, as quais foi idealizado
para fazer (STALLINGS, W. Arquitetura e Organização de Computadores
. 8. ed. São Paulo: Pearson Prentice Hall, 2010). 
Considerando um módulo hipotético de memória que ilustra de forma
genérica as pinagens deste módulo, avalie as afirmações a seguir.
 I. endereço: este pino leva a palavra produzida pelo processador que
contém a localização da memória a ser acessada dentro da memória.
II. operação (W/R): define a operação a ser realizada, com o pino no
valor zero escrita, e com o valor um é para a operação de leitura.
III. habilitação: esse pino, também chamado como “ enable ”, habilita a
memória estar em modo de ligado com valor 0. Caso contrário, a memória
fica desligada.
IV. dados: representa as informações que serão entregues ou coletadas
da memória, pois utiliza pinos bidirecionais, o que não acontece com os
demais.
V. clock
: pino com o pulso para a sincronização das ações realizadas pela memória
para proceder a ação de leitura ou gravação das informações.Agora, assinale a alternativa que apresenta informações corretas sobre a
característica de cada tipo de pinagem da memória.
Resposta
Selecionada: I, II, IV e V.
Resposta Correta:
Feedback
da
resposta:
Resposta correta. A pinagem utilizada na memória diz respeito
às ações em termos de funções lógicas (escrita, gravação,
sincronismo, informação), não execuções de ordem física
(como ligar e desligar).
8/11
Pergunta 8
1 em 1 pontos
Manipular um módulo de E/S através da forma de E/S programada consiste
em maior consumo computacional 
PORQUE 
Existe um evento que fica no aguardo de espera, sem processamento
efetivo.
 Analisando as afirmações acima, conclui-se que:
Resposta
Selecionada: As duas afirmações são verdadeiras, e a segunda
justifica a primeira.
Resposta
Correta:
Feedback
da
resposta:
Resposta correta. Com o uso da forma de manipulação por
E/S programada, ocorre um evento de espera (e então o
consumo de recurso) por algo que pode ou não acontecer.
Pergunta 9
1 em 1 pontos
9/11
RISC é um tipo de máquina que tem como principal característica em sua
implementação o fato de possuírem instruções reduzidas, que tem como
significado a instrução ser simples, estar otimizada. Esta característica
permite menor complexidade em sua implementação do que as máquinas
CISC (STALLINGS, W. Arquitetura e Organização de Computadores. 8.
ed. São Paulo: Pearson Prentice Hall, 2010 ). 
Considerando as características básicas de uma instrução reduzida, avalie
as afirmações a seguir.
 
I. o tempo de execução de uma instrução corresponde a um ciclo de
máquina (tempo do acesso e coleta de informações nos registradores,
executar uma operação e escrever o resultado no banco de registradores. 
II. as operações ocorrem na forma de registrador-registrador, ou seja,
elas ocorrem de tal maneira que não existem instruções que misturem
registrador-memória, exceto aquelas de carga e escritas na memória. 
III. os modos de endereçamento utilizados no processo são considerados
de execução simples, e não tem a possibilidade de possuir, por exemplo, a
forma de aplicação denominada de endereçamento indireto. 
IV. utilização de formatos simples de instruções é essencial para se ter
unidades de controle mais simples, com os processos de decodificação e
busca dos operandos, mais ágil, devido a menor complexidade do hardware. 
V. os modos de dados utilizados no processo são considerados de
execução complexo, os únicos no sistema, pois a forma de aplicação
utilizada é denominada de dados de acesso direto.
 Agora, assinale a alternativa que apresenta informações corretas quanto as
características básicas de uma instrução reduzida da arquitetura RISC.
Resposta
Selecionada:
I, II, III e
IV.
 
Resposta Correta:
Feedback
da
resposta:
Resposta correta. Em uma instrução tudo diz respeito a uma
ação que precisa ser feita. Assim não existe nada sobre a
parte de dados em uma instrução reduzida.
10/11
Pergunta 10
1 em 1 pontos
Existe uma ascensão em relação ao uso de paralelismo nos computadores,
desde a introdução do pipeline, que representa um pseudoparalelismo,
seguindo com a incorporação da superescalaridade, pelo paralelismo para
dentro dos processadores, tudo para ter uma melhora em termos de
otimização (STALLINGS, W. Arquitetura e Organização de Computadores.
8. ed. São Paulo: Pearson Prentice Hall, 2010). 
Considerando a tendência de sair do limite de uso do paralelismo em nível
de instrução, o uso a nível de threads e de núcleos, avalie as afirmações a
seguir.
 
I. com o nível de threads, o processador tem condições de escalonar
threads na ocorrência de conflitos no pipeline. 
II. um escalonamento em nível de hardware, torna-se muito menos
eficiente, se compararmos com o escalonamento realizado pelo sistema
operacional. 
III. o paralelismo em nível de núcleos, incorpora a ideia das máquinas
multiprocessadores, sendo cada núcleo independente. 
IV. o uso de processadores vetoriais consiste em um modelo com
execução em série, dotado de pipeline, do tipo SIMD. 
V. quando não se limita às abstrações arquiteturais, existe o paralelismo
em nível de aplicações, por exemplo, o paralelismo em nível de dados.
 Agora, assinale a alternativa com os itens corretos das tendências em nível
de paralelismo.
Resposta
Selecionada: I, III e
V.
Resposta Correta:
Feedback
da
resposta:
Resposta correta. Em aplicações de novas tendências, as
escolhas decorrem em serem utilizadas quando são menos
complexas e mais rápidas.
11/11
	Revisar envio do teste: ATIVIDADE 4 (A4)
	Pergunta 1
	Pergunta 2
	Pergunta 3
	Pergunta 4
	Pergunta 5
	Pergunta 6
	Pergunta 7
	Pergunta 8
	Pergunta 9
	Pergunta 10

Continue navegando