TOP AV ARQ COMP-Trabalho de Avaliacao para AV2-v2 - Gabarito

Prévia do material em texto

Associação Carioca de Ensino Superior 
 
Centro Universitário Carioca 
	2020.1 - TÓPICOS AVANÇADOS EM ARQUITETURA DE COMPUTADORES 
TRABALHO PARA AVALIAÇÃO PARA AV2 
 I- PERÍODO DE VALIDADE DO TRABALHO 
 Entre 6ª feira - 29 de maio – 12hs até 4ª feira - 03 de junho -12 hs 
 
II- QUESTÕES 
Questão 1 
Os sistemas de computação são organizados de forma a possuírem, sempre, memórias de diversos tipos, podendo se enquadrar na categoria de memórias eletromecânicas e as eletrônicas ou de semicondutores. Estas últimas, quando são voláteis (memórias cache e memórias RAM (MP) são bem rápidas, pois utilizam como informação (representados logicamente por valores binários) oscilações eletromagnéticas, que se propagam com velocidades elevadíssimas (a velocidade da luz é uma referência). E o endereçamento dessas memórias pode ser realizado de duas formas: modo direto (D) ou Linear e modo de matriz de linha x coluna (L/C); nesse último caso, há possibilidade da matriz ser quadrada ou retangular. 
Em vista do que foi acima descrito realize uma ANÁLISE COMPARATIVA entre os métodos de endereçamento existentes, indicando com exemplos numéricos sua diferença. Mostre ainda, também com exemplo numérico, qual dos dois modos de endereçamento L /C, retangular e quadrado obtém uma melhor economia de fios. 
R: Método linear: Mais rápido e mais compacto
Instrução 1110 decodificada para endereço 1110110011101100.
A MP, com 2^4 =16 fios ligados ao decodificador
Método matricial: Mais lento e mais complexo e espaçoso
Instrução 1110 é dividida em dois códigos, passam pelos decodificadores, que acessam a memória um por vez.
Instrução 1110,divide-se em 11 para linha e 10 para coluna, sendo usados 2*(2^2)=8 fios.
O endereçamento linear tem como vantagem a maior velocidade, pois no ciclo do acesso do processador a um endereço da MP é utilizado apenas um decodificador, exatamente o oposto do endereçamento matricial onde são necessários dois decodificadores, um para linha e outro para colunas, e um multiplexador antes destes para separar seus respectivos códigos, precisando assim de metade da quantidade de fios.
A diferença do endereçamento l/c quadrado para o retangular está na divergência do tamanho endereço da linha e da coluna, divergência essa que tem como consequência uma quantidade maior de fios para representar ou o endereço da linha ou da coluna.
Ex.: endereço 10101010, onde o endereço da linha consome 5 bits e coluna 3, ou seja, essa memória possui 2^5=32 linhas (fios) mais os 2^3=8 fios para as colunas, totalizando 40.
Se fosse quadrada seria 4x4,2^4=16 para linha e 16 para coluna, total de 32 fios.
 
Questão 2 
Considere um sistema de computação constituído de um Processador, DUAS memórias cache, L1 e L2 e a Memória Principal (MP). O tempo de transferência de um dado entre processador e cache L1 é de 5 ns (nanosegundos), o tempo de transferência de um bloco de dados entre cache L1 e cache L2 é de 15 ns e entre cache L2 e memória principal é de 40 ns. Sabe-se que apenas 7 % das transferências são realizadas entre a MP e a cache L2. Calcule, qual deverá ser a eficiência de transferências entre cache L1 e processador e entre Cache L1 e cache L2 com o emprego dessa estrutura, para que o tempo médio de transferência entre os 4 dispositivos seja de 11,55 ns ( nanosegundos)? MOSTRE OS CÁLCULOS 
R:
X -> Aproveitamento entre o processador e a cache L1
Y -> Aproveitamento entre cache L1 e cache L2
Tempo médio é dado por.
(x*5)+(y*20)+(7*60) = 11,55ns
100
(x*5)+(y*20)+420 = 1155
5x+20y = 1155-420
5x+20y = 735
Sabe-se que 
x+y+7 = 100
logo
x+y = 93
5x + 20y = 735
X+ y = 93 (-5) -> Multiplicando toda a equação por -5
5x + 20y = 735
-5x -5y = -465
15y = 270
Y = 270/15
Y = 18
X+y = 93
X+18 = 93
X = 93-18
X = 75
A eficiência entre a cache L1 e o processador será de 75% e a entre L1 e L2 será de 18%.
Questão 3 
Considere um sistema de computação de 32 bits, que possui um conjunto de instruções que realizam operações aritméticas com números inteiros (complemento a 2 – C2) e em ponto flutuante. Quando o sistema realiza operações em C2, usa a representação padrão do bit de sinal (mais à esquerda) e os restantes bits para magnitude (esta em C2). A representação em ponto flutuante é única (não há representação para dupla precisão) e segue o formato SN - E - SE - F, sendo a base de representação 2 e fração do tipo normalizada, com 23 bits. 
Durante a execução de um programa, uma das instruções aritméticas de ponto flutuante produz um resultado expresso em hexadecimal (base 16) como: 
 	 	 	 	 	 	8 9 0 C 8 0 0 0 
Como neste instante o valor da Fração (F) ainda não está normalizado, calcule, qual deverá ser o novo valor de Expoente (E) para deixar F normalizada? indique o novo valor em binário e em decimal. MOSTRE OS CÁLCULOS 
R: N = 890C8000
1º passo: Converter o número em binário
N em binário = 1 0001001 0 00011001000000000000000
2ª passo: Identificar (SN - E - SE - F)
SN = 1, nesse caso sendo negativo
E = 2^3 + 2^0 = 9
SE = 0, sendo assim positivo
F = 2^15 + 2^18 + 2^19 = 819200
3º passo: Calcular E e F
N em decimal = - 819200 * 10^9
4º passo: Normalizar
O número normalizado deve estar no formato (Sinal 0,F * 10^(E+a)), a sendo a quantidade de casas decimais que foram deslocadas, neste caso sendo 6 casas deslocadas para a esquerda.
N em decimal = -0,8192 * 10^15
N em binário = 1 0001111 0 00011001000000000000000
Questão 4 
Considere um sistema de computação cujo processador tem uma unidade de controle que funciona usando a tecnologia de Pipeline, o qual foi projetado com 6 estágios. Sabe-se que o processador opera com 2 GHZ , que cada estágio consome uma quantidade igual de tempo, igual a 4 unidades de tempo (4 ciclos). Considerando o consumo de tempo na execução de 40 instruções pelo pipeline, caLcule, qual deverá ser o valor da medida de desempenho deste último processador em MIPS (milhões de Instruções por Segundo)? 
R: A Tecnologia pipeline consiste em realizar as etapas do ciclo de instrução de forma individual e sem esperar completar um ciclo para a iniciar outro.
	OBS: Estamos lidando com um modelo ideal, onde não há conflito de acesso a memória.
1º passo. Calcular o tempo de execução do pipeline Dado pela fórmula:
T = m*p+(n-1)*p
p -> Tempo gasto por estágio -> 4
n -> qtd de instruções -> 40
m -> qtd estágios -> 6
T = 6*4+(40-1)*4
T = 24+156
T = 180 unidades de tempo	
O tempo de execução de 40 instruções é dado por 180*0,5*10^-9 = 9*10^-8s
Sabe-se que 
2GHz = 2*10^-9Hz
T = 1/F = 1/(2*10^-9) = 0,5*10^-9s
Para cada 40 instruções leva-se o tempo de 90ns utilizando uma regra de 3:
40 ___ 90*10^-9
X ___ 1
X = 40/90*10^-9 
X aproximadamente 444 MIPS.
Questão 5 
Um determinado sistema de computação possui um Processador que funciona com frequência de relógio (“clock”) de 2 GHz e possui uma Unidade de Controle (UC), contendo a programação para realização de todas as microoperações necessárias ao funcionamento operacional do Processador. Considere um trecho de microoperações, mostradas em LTR (linguagem de transferência de registradores): 
	P0: 
	INT Bar-------BC 
	 
	 
	 
	 
	P1: 
	Barr OK------ BC 
	 
	 
	 
	Pn ------pulsos de relógio em sequência, 
	P2: 
	Leitura------- BC 
	 
	 
	 
	n ----0 , 1, 2, 3...... 
	 
	REM--------- CI 
	
	
	
	
	P3: 
	BE ------------REM 
	
	
	
	
	 
	DEC-----------BE 
	
	
	
	
	 
	RAS 
	
	
	
	
	P4: 
	CAS 
	
	
	
	
	 
	Buffer-------Mem 
	
	
	
	
	P5: 
	BD------ Buffer 
	
	
	
P6: 	RDM--------BD Responda: 
a) Mostre, quanto tempo foi gasto para executar essa sequência de microoperações? 
R: Se o clock é de 2 Ghz, temos: 2Ghz=2.000.000.000 Hz,que equivale a 2 ciclos por nanosegundo, sabe-se que as 11 microoperações foram 7 executadas em 7 ciclos ,logo 7 ciclos vezes o tempo de clock, 1 ns, então temos:
(7*1) = 7 ns
Dividido pelo número de ciclos por clock, que é 2, fica: 7/2=3,5 ns
b) Explique se a sequência acima é executada usando o método de programação por hardware ou pelo método de microprogramação? 
R: Essa sequência é executada segundo o métodode microprogramação, pois nele há muito mais trabalho lógico do que físico, isso significa um número menor de instruções, como é o caso da sequência acima, que não possui microoperações de habilitação de registradores (EI) ou leitura de barramento (LD, LA) nem microoperações intermediárias: W (ativar escrita do RDM para RAM), R (ativar leitura da RAM para RDM).
Questão 6 
A literatura e a indústria de computação utilizam desde muito tempo uma série de siglas, relativas ao projeto e implementação de arquiteturas de processadores. Entre essas siglas cita-se: 
EM64T – RISC – ARM – POWER – CISC – VLIW 
Para esclarecer dúvidas conceituais sobre estes termos e organizar o pensamento sobre o assunto, explique os termos apresentados acima, mostrando eventuais relacionamentos entre eles, até mesmo de hierarquia de conceito ou de padrão. 
 R: EM64T- É a tecnologia de 64 bits da Intel que foi lançada para competir com a de 64bits da AMD, ela esteve presente nos processadores Pentium 4, ele utiliza de compatibilidade para rodar os sistemas de 32 e 16 bits, porem usando os limites deles, e não usando toda a potência de um sistema de 64bits, ele é voltado para sistemas operacionais em 64bits. 
RISC – A sigla significa, Computador com um conjunto reduzido de instruções, eles são capazes de executar apenas poucas instruções simples e com isso acabam sendo mais baratos e mais simples de se fazer, e podem trabalhar com clocks mais altos. 
ARM- é uma família da arquitetura totalmente focada em modelo RISC para os seus processadores, o foco da ARM é em projetos para os núcleos do processamento, que são mais direcionadas para dispositivos pequenos, portáteis e movido a bateria pois, o consumo é menor, a dissipação de calor menor e custo menor. 
POWER- São arquiteturas totalmente voltadas para RISC que foi desenvolvida pela IBM que era usada como CPU em servidores, minicomputadores, estações de trabalho e supercomputadores. Que hoje se encontra como open-soucirng. 
CISC- A sigla significa, computador com um conjunto complexo de instruções, é uma linha de arquitetura de processadores capaz de instruções complexas, como o próprio nome diz, e diferentes sendo assim bem versátil pois tendo muitas instruções no processador ajuda o trabalho dos programadores de linguagem de máquina. 
VLIW-A sigla significa, instrução de palavra muito grande, é uma arquitetura que executa um grupo de instruções ao mesmo tempo, usando paralelismo, ele é desenhado para usado para alta performance sem precisar da complexidade.
Questão 7 
 Desde o início da microcomputação (1975) a arquitetura dos Processadores vem evoluindo em diversos aspectos, um dos principais sendo o tamanho da palavra de cálculo, isto é, a largura em bits (quantidade de algarismos) dos números que podem ser armazenados nos registradores de dados e operados de uma só vez pela unidade de cálculo (ULA); atualmente, a arquitetura predominante neste aspecto é a de 64 bits. 
Sobre este assunto, responda os seguintes itens, justificando quando for requerido: 
a) Qual o valor da largura em bits da palavra dos processadores, desde o primeiro deles, Intel 8080, até o valor das Arquiteturas atuais. 
R: O valor da largura do Intel 8080 era de 16bits e hoje em dia os processadores são de 64bits, como os da linha Core i7, da Intel, ou Phenom, da AMD.
b) Computadores com sistema operacional de 64 bits são capazes de utilizar mais memória RAM do que aqueles com sistema operacional de 32 bits. 
0
R: Verdadeira Por que Processadores de 32-bits conseguem guardar um total de 232, ou 4.294.967.295 endereços diferentes. Esses endereços apontam para a memória RAM.
Processadores de 64 bits, por sua vez, conseguem guardar 264, ou 18.446.744.073.709.551.616 endereços diferentes! Por esse motivo, podem acessar muito mais RAM
c) Sistemas operacionais de 32 bits podem ser instalados somente em PCs cujos processadores possuem arquitetura de 32 bits 
Indique se esta afirmação é FALSA ou VERDADEIRA. Por que. 
R: Verdadeira, Porque Processadores de 64-bits podem rodar sistemas operacionais de 32-bits, mas só poderão acessar 4GB de RAM, e terão um desempenho inferior. Processadores de 32-bits, por sua vez, não conseguem rodar sistemas operacionais de 64-bits!
 
Questão 8 
Uma das análise mais importantes de um projeto de processadores refere-se a sua habilidade de realizar cálculos matemáticos, pois afinal esta é a sua atividade fim. Esta análise envolve diversos fatores, como, por exemplo: 
a) a definição da estratégia de realização dos cálculos: tipos ponto fixo e ponto flutuante; 
Ponto fixo:
A representação em ponto fixo é eficiente quando se trata de números com limitada capacidade de representação (pequenos). Esta representação não é apropriada para representar números muito grandes ou muito pequenos em face da grande quantidade de algarismos binários (bits) necessária.
Operações aritméticas na modalidade Sinal e magnitude (S/M): Utiliza um bit para representar o sinal, o bit que se encontra à esquerda (mais significativo): 0 para indicar um valor positivo; 1 para indicar um valor negativo.
modalidade de complemento 1 e 2 (C1 e C2): Representação e operações com números segundo a modalidade de complemento (C1 ou C2) é matematicamente menos trabalhosa porque “embute” o sinal no número e as operações são realizadas como se os números não tivessem sinal.
C1: complemento de 1 é a inversão de todos os bit’s pelo seu complemento. Há uma grande limitação de algarismos disponíveis para parte inteira e parte fracionária quando se usa uma representação com 1 bit de sinal e os demais para o valor, tendo-se que separar uma parte para inteiros e uma parte para fracionários).
C2: Complemento 2 possui uma aplicabilidade maior para números negativos, e na prática o primeiro passo é fazer o C1 do número binário e em sequência, fazer a soma de mais 1 e o resultado dessa operação é o C2 do número original. Em C2 só há uma representação para o zero enquanto que em S/M há duas. 
Ponto flutuante:
Na forma “notação científica”, a qual foi batizada em computação de PONTO FLUTUANTE, os números não são representados diretamente por sinal e magnitude, mas sim por uma fórmula (um produto de 2 fatores): N = ± F * 2± E
N – número
 F - fração ou mantissa (parte significativa, indica a precisão)
 E - expoente, indica a faixa de grandeza do número.
Como é possível haver diversas formas de representação do mesmo número (basta ir variando a posição da vírgula e valor do expoente), definiu-se uma forma padrão chamada NORMALIZADA.
F normalizada - é sempre um valor entre 1 e 2. Ou seja, 1 + fração, E como sempre a parte inteira é 1, suprime-se este valor e mostra-se sempre apenas a parte fracionária.
Para compreender melhor este formato usa-se um exemplo, convertendo um valor decimal para formato binário de ponto flutuante.
É necessário SEMPRE ser definido previamente o formato da representação, isto é, a posição e largura de cada campo.
Em ponto flutuante, o formato compreende sempre 1 bit para sinal do número e 1 para sinal expoente. Os restantes são divididos entre Fração e valor do Expoente, sendo bem mais para Fração (indica a precisão do número) do que expoente.
Desenvolvido a partir do final de 1970 e em vigor em 1985. Usado pela maioria dos fabricantes: Intel – HP – IBM – AMD - Motorola
A sigla IEEE 754 é um padrão de formato e características de representação de números em computadores em Ponto Flutuante. Foi definida sobre o patrocínio do IEEE _ Instituto de Engenheiros, Eletricistas e Eletrônicos, uma organização para fins científicos. Vem servindo para que a maioria dos fabricantes adotem um padrão único (nem todos seguem) de representação em ponto flutuante e assim, dar maior rapidez a transferência de dados entre máquinas diferentes. Adota 2 formatos básicos: precisão SIMPLES = 32 bits e precisão EXTENDIDA = 64 bits. Adota 3 campos, a partir da esquerda: Sinal do nr. – Expoente – Significando (fração) - Sinal do nr = 0 para positivos e 1 para negativos - Expoente: excesso de N. Número inteiro que inclui sinal evalor do expoente - Significando: forma normalizada (suprime o primeio bit 1). Excesso de N. N = (2x / 2) – 1, sendo x a largura do campo expoente. O valor do campo é calculado, somando-se algebricamente N ao valor real do expoente.
b) A capacidade das unidades de cálculo, isto é, o tamanho (largura) limite dos números envolvidos 
Ponto Fixo: -2 n-1 a + 2n-1 – 1
Ponto Flutuante: N = ± F * 2± E 
c) O formato da representação dos dados numéricos em cada caso (ponto fixo e ponto flutuante).
Ponto Fixo:
Ponto Flutuante:
Sobre este assunto, descreva o que entende de cada caso acima relacionado. A descrição deve citar, entre outros pontos, o seguinte:
 - Qual das estratégias de ponto fixo é mais adequada e por que? 
Complemento 2. As operações aritméticas em C2 tem algoritmos muito mais rápido, pois não envolvem separar e comparar sinais. Além disso, tem custo de implementação mais baixo, pois só há um circuito digital para somar e não separados de soma e subtração como na aritmética com S/M. 
- Qual seria o limite máximo de valores possíveis de serem manipulados no sistema em questão, considerando a estratégia escolhida para ponto fixo e para ponto flutuante. Nesse último caso, defina o formato que julga adequado para este processador. 
Escolher um processador( 32) e colocar o limites de representação número para o sinal magnitude complemento a 2.
- Mesmo que você não ache adequado o emprego de complemento a dois, explique porque esta representação utiliza um valor negativo a mais do que os valores positivos
Utiliza um bit para representar o sinal, o bit que se encontra à esquerda (mais significativo): 0 para indicar um valor positivo; 1 para indicar um valor negativo.