Projeto Digital - Nota 10 - Semana 6 - Univesp

Prévia do material em texto

09/11/2020 Teste: Atividade para avaliação - Semana 6
https://cursos.univesp.br/courses/3198/quizzes/13253/take 1/6
2 ptsPergunta 1
Zerar o registrador A através do sinal CLEAR’; colocar em B o primeiro operando da soma, usando o sinal LOAD; a soma é então executada e o resultado
(segundo operando) é colocado em A, utilizando o sinal TRANSFER; colocar em A o segundo operando, usando o sinal LOAD, a soma é então executada e
o resultado final colocado em A, utilizando o sinal TRANSFER. A soma é executada pelos somadores completos.
Zerar o registrador A através do sinal CLEAR’; colocar em B o primeiro operando da soma, usando o sinal LOAD; a soma é então executada e o resultado
(primeiro operando) é colocado em A; utilizando o sinal TRANSFER; colocar o segundo operando em B, usando o sinal LOAD; a soma é então executada e
o resultado final colocado em A, utilizando o sinal TRANSFER.
Zerar os registradores A e B através do sinal CLEAR’; colocar em B o primeiro operando da soma, usando o sinal LOAD; colocar em A o segundo operando
da soma utilizando o sinal TRANSFER; e então a soma é executada e o resultado colocado na saída do acumulador. A soma é executada pelos meios
somadores.
Suponha o somador paralelo abaixo (fonte: Sistemas Digitais: princípios e aplicações; Ronald J Tocci,
Neal S Widmer e Greg L. Moss; 12ª edição páginas:376)
Qual a sequência de operações para a realização de uma soma de dois números binários:
09/11/2020 Teste: Atividade para avaliação - Semana 6
https://cursos.univesp.br/courses/3198/quizzes/13253/take 2/6
Zerar o registrador A através do sinal TRANSFER, colocar em B o primeiro operando da soma, usando o sinal CLEAR’, a soma é então executada e o
resultado (primeiro operando) colocado em A, utilizando o sinal CLEAR’, colocar o segundo operando em B, usando o sinal CLEAR’, a soma é então
executada e o resultado final colocado em A, utilizando o sinal CLEAR’. A soma é executada pelos meios somadores.
Zerar os registradores A e B através do sinal CLEAR’; colocar em B o primeiro operando da soma, usando o sinal LOAD; colocar em A o segundo operando
da soma utilizando o sinal TRANSFER; e então a soma é executada e o resultado colocado na saída do acumulador. A soma é executada pelos somadores
completos.
2 ptsPergunta 2
Suponha o somador paralelo abaixo (fonte: Sistemas Digitais: princípios e aplicações; Ronald J Tocci,
Neal S Widmer e Greg L. Moss; 12ª edição páginas:376)
Suponha que queiramos fazer a seguinte soma: 0010 + 0110 + 1000, pergunta-se quantos pulsos
CLEAR’, quantos pulsos TRANSFER e quantos pulsos LOAD serão necessários e o valor final dos
registradores A e B e do sinal C4.
09/11/2020 Teste: Atividade para avaliação - Semana 6
https://cursos.univesp.br/courses/3198/quizzes/13253/take 3/6
3 CLEAR’, 3 LOAD, 3 TRANSFER, A = 1000, B= 1000, C4 = 1
1 CLEAR’, 3 LOAD, 3 TRANSFER, A = 0000, B= 1000, C4 = 0
1 CLEAR’, 3 LOAD, 2 TRANSFER, A = 0000, B= 1000, C4 = 1
3 CLEAR’, 3 LOAD, 3 TRANSFER, A = 1000, B= 1000, C4 = 0
1 CLEAR’, 3 LOAD, 3 TRANSFER, A = 0000, B= 1000, C4 = 1
2 ptsPergunta 3
5 nseg e 200 MHz
200 nseg e 5 MHz
500 nseg e 2 MHz
2 mseg e 500 MHz
200 nseg e 500 MHz
Suponha que um somador completo tenha um atraso de propagação de 25 nseg (tempo necessário para
que suas saídas - soma e carry – estejam estabilizadas após qualquer alteração na entrada). Para um
somador ripple carry de 8 bits, qual o tempo necessário para somar dois números de 8 bits? Adicionando
2 registradores um para armazenar um operando e outro para armazenar o outro operando e o resultado
neste somador, qual é a maior frequência que o acumulador pode ser sincronizado? Assinale a
alternativa que traz o tempo necessário para a soma e na sequência a maior frequência do acumulador.
09/11/2020 Teste: Atividade para avaliação - Semana 6
https://cursos.univesp.br/courses/3198/quizzes/13253/take 4/6
2 ptsPergunta 4
II e III
I e II
I e V
I e IV
Seja o circuito abaixo:
Quais afirmativas são verdadeiras, para as entradas x = 001 e y = 010 .2 2
Se Z = 1, s = -1I. 10
Se Z = 0, s = -1II. 10
Se Z = 1, s = 1III. 10
Se Z = 0, s = 3IV. 10
Se Z = 0 ou 1, s = 1 V. 10
09/11/2020 Teste: Atividade para avaliação - Semana 6
https://cursos.univesp.br/courses/3198/quizzes/13253/take 5/6
II e V
2 ptsPergunta 5
Um latch SR
Um flip-flop tipo D sensível a borda de descida
Um flip-flop tipo D sensível a borda de subida
Um somador completo de 1 bit
Um subtrator completo de 1 bit
A descrição VHDL abaixo representa que circuito?
09/11/2020 Teste: Atividade para avaliação - Semana 6
https://cursos.univesp.br/courses/3198/quizzes/13253/take 6/6
Nenhum dado novo para salvar. Última verificação às 16:01 Enviar teste