Nota 10 - UNIVESP - 2021 - Atividade para Avaliação - Semana 4 - Eletronica Digital

Prévia do material em texto

Fazer teste: Atividade para avaliação - Semana 4 
Informações do teste
PERGUNTA 1
A curva de transferência abaixo representa o comportamento Vo x Vi
de uma porta lógica inversora. Para que um sinal de entrada possa
ser considerado como Nível 1 (alto), em que faixa de tensões de
entrada ele deve se situar?
 
Entre VIH e Vdd
Entre VOL e VIL
Entre VIL e VIH
Entre Vth1 e VIH
Entre 0 e VIL
1 pontos  
PERGUNTA 2 1 pontos  
 Verdadeiro
 Falso
Quanto à a�rmação “As portas lógicas abaixo implementam um
NAND lógico.”, assinale se é verdadeira ou falsa:
 
PERGUNTA 3
Em portas lógicas inversoras da família NMOS com carga tipo reforço
(enriquecimento), quanto aos transistores de carga M1 e M2, pode-se
a�rmar que:
o transitor M2 opera sempre em saturação visto que VDS
sempre maior que (VGS-Vt).
o transitor M2 opera em saturação apenas quando Vi = 0.
o transitor M2 opera em saturação apenas quando Vi = 5.
o transitor M1 opera sempre em corte visto que VGS sempre
menor que (VGS-Vt).
o transitor M1 opera sempre em triodo visto que VDS sempre
menor que (VGS-Vt).
1 pontos  
PERGUNTA 4
Sobre as portas CMOS dinâmicas, assinale a alternativa correta:
1 pontos  
permitem reduzir o número de transistores e não possuem
dissipação estática.
permitem reduzir o número de transistores e a dissipação
dinâmica.
garantem margens de ruído simétricas.
permitem reduzir o número de transistores e não possuem
dissipação dinâmica.
permitem reduzir o tamanho dos transistores e a dissipação
dinâmica.
PERGUNTA 5
Dada a função lógica complexa  , empregando a
metodologia PDN e PUN, necessitamos utilizar:
2 transitores NMOS na rede PDN e 2 transistores PMOS na rede
PUN.
4 transitores PMOS na rede PDN e 4 transistores NMOS na rede
PUN.
4 transitores NMOS na rede PDN e 2 transistores PMOS na rede
PUN.
4 transitores NMOS na rede PDN e 4 transistores PMOS na rede
PUN.
2 transitores NMOS na rede PDN e 4 transistores PMOS na rede
PUN.
1 pontos  
PERGUNTA 6
Assinale a alternativa com os termos que preenchem corretamente
as lacunas do trecho a seguir:
A família schottky TTL emprega diodos ___________ que conduzem
com ____________ tensão que diodos pn tradicionais. Com isso, evita-
se que o transitor _____________ possibilitando _____________ velocidade
de operação, o que em alguns casos é importante.
Schottky; menor; sature; maior
LED; menor; sature; mesma
LED; maior; sature; maior
Schottky; mesma; inverta; menor
1 pontos  
PERGUNTA 7 1 pontos  
O circuito abaixo detecta a interrupção de um feixe de luz. O que
acontece com o alarme quando o feixe de luz é interrompido?
 
Havendo luz incidindo no transistor ele �ca fechado e Vo =0
aplicado ao SET. Assim, S=R=0 e Q=1, e, portanto, o alarme não
soa. Quando a luz é interrompida, Vo=1=SET, R=0 e, portanto,
Q=0 fazendo soar o alarme. Mesmo que S retorne a 1 o alarme
continua soando. Para resetar o alarme deve-se abrir
momentaneamente SW1.
Havendo luz incidindo no transistor ele �ca fechado e Vo =0
aplicado ao SET. Assim, S=R=0 e Q=0, e, portanto, o alarme não
soa. Quando a luz é interrompida, Vo=1=SET, R=0 e, portanto,
Q=1 fazendo soar o alarme. Quando S retorna a 1 o alarme
desliga. Para rearmar o alarme deve-se abrir momentaneamente
SW1.
Havendo luz incidindo no transistor ele �ca fechado e Vo =1
aplicado ao SET. Assim, S=1, R=0 e Q=0, e, portanto,o o alarme
não soa. Quando a luz é interrompida, Vo=0=SET, R=0 e,
portanto, Q=1 fazendo soar o alarme. Mesmo que S retorne a 1 o
alarme continua soando. Para resetar o alarme deve-se abrir
momentaneamente SW1.
Havendo luz incidindo no transistor ele �ca fechado e Vo =0
aplicado ao SET. Assim, S=R=0 e Q=0, e, portanto, o alarme não
soa. Quando a luz é interrompida, Vo=1=SET, R=0 e, portanto,
Q=1 fazendo soar o alarme. Mesmo que S retorne a 1 o alarme
continua soando. Para resetar o alarme deve-se abrir
momentaneamente SW1.
Havendo luz incidindo no transistor ele �ca fechado e Vo =1
aplicado ao SET. Assim, S=1, R=0 e Q=0, e, portanto, o alarme não
soa. Quando a luz é interrompida, Vo=0=SET, R=0 e, portanto,
Q=1 fazendo soar o alarme. Mesmo que S retorne a 1 o alarme
continua soando. Para resetar o alarme deve-se abrir
momentaneamente SW1.
 Verdadeiro
 Falso
PERGUNTA 8
Avalie a seguinte a�rmação e aponte e se ela é verdadeira ou falsa:
“De modo geral os dispositivos CMOS têm margens de ruído maiores
que os TTL, sendo que a diferença é maior se os dispositivos CMOS
operam com fontes de alimentação maior que 5V.”
1 pontos  
PERGUNTA 9
Dada uma porta lógica, como é possível fazer com que ela apresente
menos oscilações amortecidas em sua saída sem comprometer
signi�cativamente sua velocidade quando o nível muda de estado
(alto ou baixo)?
Colocando capacitores na entrada das portas lógicas.
Diminuindo a distância entre a saída e as entradas a que a saída
está ligada.
Ligando poucas entradas à sua saída (10% do seu fanout).
Colocando capacitores de �ltro entre Vdd e terra.
Ajustando as impedâncias vistas pela saída para que sejam de
mesmo valor
1 pontos  
PERGUNTA 10
O �ip-�op JK é muito versátil. Podemos a�rmar, com respeito à saída,
que:
quando J=0, K=1 temos Q = 0, quando J=1 e K=0 temos Q=1 e
quando J=K=0 há a mudança de nível no valor de saída.
quando J=0, K=0 temos Q = 0, quando J=1 e K=0 temos Q=1 e
quando J=K=1 há a mudança de nível no valor de saída.
quando J=1, K=1 temos Q = 0, quando J=0 e K=1 temos Q=1 e
quando J=K=1 há a mudança de nível no valor de saída.
quando J=0, K=1 temos Q = 0, quando J=1 e K=0 temos Q=1 e
quando J=K=1 há a mudança de nível no valor de saída.
quando J=1, K=0 temos Q = 0, quando J=0 e K=1 temos Q=1 e
quando J=K=1 há a mudança de nível no valor de saída.
1 pontos