arquitetura e organização decomputadores av 04

Prévia do material em texto

Pergunta 1
● 1 em 1 pontos
●
Um módulo de E/S, dentro da arquitetura de
computadores, deve ter como características de
implementação, algumas formas de exportar suas
funcionalidades para realizar um interfaceamento
entre o elemento Barramento e os próprios
dispositivos de E/S, que estão sob sua
responsabilidade (STALLINGS, W. Arquitetura e
Organização de Computadores. 8. ed. São
Paulo: Pearson Prentice Hall, 2010).
Considerando as funcionalidades de um módulo
hipotético de E/S, avalie as afirmações a seguir.
I. controle e temporização: fundamentais para
permitir a sincronização de acesso e uso dos
dispositivos sob a coordenação do módulo de E/S.
II. interação com o processador e dispositivos
de E/S: tem o recebimento das demandas e o
envio ou o recebimento das informações a serem
manipuladas.
III. detecção de erros: como envolvem
armazenamento e transmissão é necessário um
mecanismo para detecção de erros.
IV. bufferização das informações sob
manipulação: compatibilizar as taxas de
transferência entre os dispositivos e os
barramentos envolvidos.
V. clock: pulso para a sincronização das ações
realizadas pela memória para proceder a ação de
leitura ou gravação das informações.
Agora, assinale a alternativa que apresenta
informações corretas sobre as funcionalidades do
módulo de E/S.
Resposta
Selecionada:
I, II, III e
IV.
Resposta Correta: I, II, III e
IV.
Comen
tári
o
da
res
pos
ta:
Resposta correta. As funções
requisitadas são
chamadas ações
desenvolvidas pelo
módulo, sendo assim
excluídas ações de são
executadas por outros
módulos como no caso
do sincronismo, feito pelo
clock.
●
Pergunta 2
● 1 em 1 pontos
●
No modelo RISC tem um conjunto de instruções mais
simples. Para que a fabricação deste tipo de
processador fosse idealizada, alguns
levantamentos e consultas foram feitos para que
este conjunto de instruções denominado ISA (
Instruction Set Architecture , - Arquitetura de
Conjunto de Instruções) fosse projetada”
(TANENBAUM, A. S. Organização Estruturada de
Computadores . 6. ed. São Paulo: Pearson
Prentice Hall, 2013). Das alternativas abaixo,
assinale a que descreve corretamente os
levantamentos realizados.
Respost
a
Sele
ciona
da:
sequência de execução
das instruções: neste tipo
de métrica que foi levada
em consideração a
análise da sequência
permitiu um estudo mais
aprofundado da estrutura
do pipeline.
Respost
a
Corr
eta:
sequência de execução
das instruções: neste tipo
de métrica que foi levada
em consideração a
análise da sequência
permitiu um estudo mais
aprofundado da estrutura
do pipeline.
Comen
tári
o
da
res
pos
ta:
Resposta correta. Cada item
utilizado pela ISA está
associado ao nome que o
denomina (frequência de
operações e de
operandos e ainda sobre
as instruções).
●
Pergunta 3
● 1 em 1 pontos
●
Na arquitetura de computadores, no uso das memórias
do tipo RAM, podem ser diferenciadas em vários
aspectos. Entre eles podem ser relacionados
quanto à tecnologia de sua fabricação, em conjunto
com suas utilidades principais. Como exemplo
deste tipo de classificação tem o caso das
memórias denominadas como do tipo dinâmica
(DRAM) e as denominadas como do tipo estática
(SRAM). (STALLINGS, W. Arquitetura e
Organização de Computadores. 8. ed. São
Paulo: Pearson Prentice Hall, 2010).
Qual assertiva a seguir é correta para a característica
da memória do tipo DRAM.
Respost
a
Sele
ciona
da:
um dos seus
componentes eletrônicos,
o capacitor, tem a
capacidade de armazenar
energia de forma
temporária.
Respost
a
Corr
eta:
um dos seus
componentes eletrônicos,
o capacitor, tem a
capacidade de armazenar
energia de forma
temporária.
Comen
tári
o
da
res
pos
ta:
Resposta correta. A memória
do tipo DRAM guarda
informação de forma
temporária, enquanto tem
energia armazenada pelo
componente eletrônico
capacitor, já que o
transistor não faz isso.
●
Pergunta 4
● 1 em 1 pontos
●
Dentro do sistema de arquitetura de computadores,
para a parte que executa o armazenamento de
informações e transmissão de dados, existe uma
preocupação em detectar um erro da informação a
ser armazenada ou, até mesmo, corrigir os dados
em caso de erros que são detectados. Uma das
formas de executar esta é ação é através cálculo
do bit de paridade (STALLINGS, W. Arquitetura e
Organização de Computadores. 8. ed. São
Paulo: Pearson Prentice Hall, 2010).
Informe qual assertiva a seguir é correta para a
informação a ser enviada em conjunto com o bit de
paridade par, para a palavra 01111101.
Resposta
Selecionada: 01111101
0.
Resposta Correta:
01111101
0.
Comen
tári
o
da
res
pos
ta:
Resposta correta. A
detecção por bit de
paridade consiste em
inserir no final da
sequência de bits um bit
de verificação. Na
sequência da informação,
se a quantidade de bits 1
for par, é adicionado o bit
0, no final da sequência;
em caso contrário, é
adicionado o bit 1.
●
Pergunta 5
● 1 em 1 pontos
●
RISC é um tipo de máquina que tem como principal
característica em sua implementação o fato de
possuírem instruções reduzidas, que tem como
significado a instrução ser simples, estar otimizada.
Esta característica permite menor complexidade
em sua implementação do que as máquinas CISC
(STALLINGS, W. Arquitetura e Organização de
Computadores. 8. ed. São Paulo: Pearson
Prentice Hall, 2010 ).
Considerando as características básicas de uma
instrução reduzida, avalie as afirmações a seguir.
I. o tempo de execução de uma instrução
corresponde a um ciclo de máquina (tempo do
acesso e coleta de informações nos registradores,
executar uma operação e escrever o resultado no
banco de registradores.
II. as operações ocorrem na forma de
registrador-registrador, ou seja, elas ocorrem de tal
maneira que não existem instruções que misturem
registrador-memória, exceto aquelas de carga e
escritas na memória.
III. os modos de endereçamento utilizados no
processo são considerados de execução simples, e
não tem a possibilidade de possuir, por exemplo, a
forma de aplicação denominada de endereçamento
indireto.
IV. utilização de formatos simples de instruções
é essencial para se ter unidades de controle mais
simples, com os processos de decodificação e
busca dos operandos, mais ágil, devido a menor
complexidade do hardware.
V. os modos de dados utilizados no processo
são considerados de execução complexo, os
únicos no sistema, pois a forma de aplicação
utilizada é denominada de dados de acesso direto.
Agora, assinale a alternativa que apresenta
informações corretas quanto as características
básicas de uma instrução reduzida da arquitetura
RISC.
Resposta
Selecionada:
I, II, III e
IV.
Resposta Correta: I, II, III e
IV.
Comen
tári
o
da
res
pos
ta:
Resposta correta. Em uma
instrução tudo diz
respeito a uma ação que
precisa ser feita. Assim
não existe nada sobre a
parte de dados em uma
instrução reduzida.
●
Pergunta 6
● 1 em 1 pontos
●
Quando precisa armazenar as informações ou
transmitir estes dados de forma confiável, sempre
existe uma preocupação em detectar de teve
algum erro ou, até mesmo, caso seja detectado o
erro, tentar fazer a sua correção. Uma das técnicas
para executar esta é ação de detecção de erro é
através cálculo do bit de paridade (STALLINGS, W.
Arquitetura e Organização de Computadores. 8.
ed. São Paulo: Pearson Prentice Hall, 2010).
Informe qual assertiva a seguir é correta para a
informação a ser enviada em conjunto com o bit de
paridade ímpar, para a palavra 01111101.
Resposta
Selecionada: 0111110
11.
Resposta Correta:
0111110
11.
Comen
tári
o
da
res
pos
ta:
Resposta correta. A
detecção por bit de
paridade consiste em
inserir no final da
sequência de bits um bit
de verificação. Na
sequência da informação
se a quantidade de bits 1
for ímpar, é adicionado o
bit 0 após a sequência;
em caso contrário, é
adicionado o bit 1.
●
Pergunta 7
● 0 em 1 pontos
●
Em máquinas escalares, que carregam a possibilidade
de executar apenas uma instrução por vez, o
pipeline pode não ser atendido plenamente, devido
aos conflitos e dependências ( hazards) de dados,estrutural, ou de controle, que faz parte de sua
característica como pipeline e que as máquinas
escalares não possuem(STALLINGS, W.
Arquitetura e Organização de Computadores. 8.
ed. São Paulo: Pearson Prentice Hall, 2010).
Das alternativas abaixo, assinale a que informa
corretamente sobre o mecanismo adotado utilizado
na técnica denominada execução fora de ordem.
Resposta
Selecion
ada:
ILP – Interrupt Level
Parallelism.
Resposta
Correta:
ILP – Instruction Level
Parallelism.
Comen
tári
o
da
res
pos
ta:
Resposta incorreta. Observe
sobre o significado da
sigla pedida para sua
resposta no que diz
respeito a questão do
paralelismo para uma
instrução.
●
Pergunta 8
● 1 em 1 pontos
●
Manipular um módulo de E/S através da forma de E/S
programada consiste em maior consumo
computacional
PORQUE
Existe um evento que fica no aguardo de espera, sem
processamento efetivo.
Analisando as afirmações acima, conclui-se que:
Respost
a
Sele
ciona
da:
As duas afirmações são
verdadeiras, e a segunda
justifica a primeira.
Respost
a
Corr
eta:
As duas afirmações são
verdadeiras, e a segunda
justifica a primeira.
Comen
tári
o
da
res
pos
ta:
Resposta correta. Com o uso
da forma de manipulação
por E/S programada,
ocorre um evento de
espera (e então o
consumo de recurso) por
algo que pode ou não
acontecer.
●
Pergunta 9
● 0 em 1 pontos
●
Na arquitetura de computadores, a estrutura de um
módulo de memória, em termos de constituição
física, é constituído de ligações eletrônicas da sua
parte interna com a parte externa do mesmo (o
circuito eletrônico) através de pinagens que
efetuam as funções devidas do módulo, as quais
foi idealizado para fazer (STALLINGS, W.
Arquitetura e Organização de Computadores . 8.
ed. São Paulo: Pearson Prentice Hall, 2010).
Considerando um módulo hipotético de memória que
ilustra de forma genérica as pinagens deste
módulo, avalie as afirmações a seguir.
I. endereço: este pino leva a palavra
produzida pelo processador que contém a
localização da memória a ser acessada dentro da
memória.
II. operação (W/R): define a operação a ser
realizada, com o pino no valor zero escrita, e com o
valor um é para a operação de leitura.
III. habilitação: esse pino, também chamado
como “ enable ”, habilita a memória estar em modo
de ligado com valor 0. Caso contrário, a memória
fica desligada.
IV. dados: representa as informações que serão
entregues ou coletadas da memória, pois utiliza
pinos bidirecionais, o que não acontece com os
demais.
V. clock : pino com o pulso para a
sincronização das ações realizadas pela memória
para proceder a ação de leitura ou gravação das
informações.
Agora, assinale a alternativa que apresenta
informações corretas sobre a característica de
cada tipo de pinagem da memória.
Resposta
Selecionada:
II, III, IV e
V.
Resposta Correta: I, II, IV e
V.
Comen
tári
o
da
res
pos
ta:
Resposta incorreta. Observe
que os pinos possuem
função de autorizar ações
da memória, de forma
lógica e não processos
de ordem elétrica que a
memória execute em sua
pinagem.
●
Pergunta 10
● 1 em 1 pontos
●
A motivação principal para o desenvolvimento de
arquiteturas super-escalares consiste na
possibilidade de se executar instruções de forma
paralela, o que fornece mais agilidade, otimização
e mais velocidade em atender as demandas
ofertadas em nível de instrução de máquina
(STALLINGS, W. Arquitetura e Organização de
Computadores. 8. ed. São Paulo: Pearson
Prentice Hall, 2010).
Das alternativas abaixo, assinale a que descreve
sobre a solução adotada pelo mecanismo
renomeamento de registradores no caso de
conflitos em relação à geração de valores para o
código a seguir:
(i) a = b / c;
(ii) d = a – f;
(iii) a = g + h;
(iv) i = a + e;
Resposta
Selecionada:
(i) a = b /
c;
(ii) d = a –
f;
(iii) aa = g
+ h;
(iv) i = aa +
e;.
Resposta
Correta:
(i) a = b /
c;
(ii) d = a –
f;
(iii) aa = g
+ h;
(iv) i = aa +
e;.
Comen
tári
o
da
res
pos
ta:
Resposta correta. A
solução permite ter
logo o resultado de
operações que são
mais rápidas (soma e
subtração) e assim ter
o resultado. Então
depois são realizadas
as que são mais
complexas, como a
divisão.
Quinta-feira, 1 de Abril de 2021 22h24min09s BRT