GABARITO-TOP-AV-ARQ-Questionário 2

Prévia do material em texto

2021.1 - TÓPICOS AVANÇADOS EM ARQUITETURA DE COMPUTADORS 
QUESTIONÁRIO 2 – Aspectos Básicos dos SC-vídeos 5 até 8 (parte 2) 
GABARITO 
1. Qual a vantagem do emprego de barramentos em microcomputadores? 
Resp: redução de espaço e de custos de fiação (e no início, rapidez de acesso) 
2. Qual a influência da largura do BE-barramento de endereços e do BD – barramento de 
dados de um sistema de computação? 
Resp: a largura do BE influencia a capacidade da memória, enquanto a do BD influencia a 
capacidade de transferência de dados 
3. Qual é o valor, em bits, da largura de uma barramento serial? 
Resp: 1 bit 
4. Com relação às diferentes tecnologias de armazenamento, julgue os itens a seguir, 
indicando qual ou quais são VERDADE e qual ou quais são FALSOS. 
I - Quando a tensão de alimentação de uma memória ROM é desligada, os dados dessa 
memória são apagados. Por isso, esse tipo de memória é denominado volátil. 
FALSA. As ROM são não voláteis 
II - O tempo de acesso à memória RAM é maior que o tempo de acesso a um registrador da 
unidade central de processamento (UCP). 
VERDADE. Os registradores sempre são mais rápidos 
III - O tempo de acesso à memória cache da UCP é menor que o tempo de acesso a um disco 
magnético. 
VERDADE. Discos são muito mais lentos 
IV - O tempo de acesso à memória cache da UCP é maior que o tempo de acesso à memória 
RAM. 
FALSA. A cache é mais rápida (menor tempo de acesso) que as RAM 
 
5. Sabe-se que nem todo o espaço de endereçamento da memória principal é volátil, ou seja, 
há uma pequena parte dela que não é volátil. Por que razão existe a necessidade dessa pequena 
parte não volátil? 
Resp: Qualquer computador é inicializado por meio da execução de um programa inicial (boot); 
sabe-se também, que todo código para ser executado tem que estar armazenado na memória 
RAM (principal), pois o processador entende apenas endereços de memória principal. 
Neste caso, se a memória principal fosse totalmente volátil não seria possível guardar nela o 
programa de inicialização e nenhum computador siquer inicializaria, Por essa razão, há 
necessidade de existir uma pequena parte do espaço de endereçamento da memória principal, 
construido de forma não volátil (ROM) onde se armazena o programa de inicialização, mas 
também o de configuração (setup) e de controle de E/S, (BIOS). 
 
 Associação Carioca de Ensino Superior 
 
Centro Universitário Carioca 
http://www.unicarioca.br/index.php
 
6. Apesar de todo o desenvolvimento, a construção de computadores e processadores continua, 
basicamente, seguindo a arquitetura clássica de von Neumann. As exceções a essa regra 
encontram-se em computadores de propósitos específicos e nos desenvolvidos em centros de 
pesquisa. Assinale, justificando sua escolha por exclusão, a opção em que estão corretamente 
apresentadas características da operação básica de um processador clássico. 
 
A -Instruções e dados estão em memórias físicas distintas; um programa é constituído de um 
conjunto de instruções de máquina; uma instrução é lida da memória quando o seu operando-
destino necessita ser recalculado; essa instrução é executada e o resultado é escrito no 
operando de destino, passando-se, então, para o próximo operando a ser recalculado. 
Incorreta. Instruções e dados compartilham mesma memória e não memórias distintas. Além 
disso, não existe operando recebendo valores, etc 
B -Instruções e dados estão em uma memória física única; um programa é constituído de um 
conjunto de instruções de máquina; uma instrução é lida da memória quando todos os seus 
operandos-fonte estiverem prontos e disponíveis; essa instrução é executada e o resultado é 
escrito no operando de destino, passando-se, então, para a instrução seguinte que tiver todos 
seus operandos disponíveis. 
Incorreta. Uma e qualquer instrução é lida da memória assim que a instrução anterior é 
terminada e não quando operandos-fonte (que não existem) estejam prontos e etc 
C -Instruções e dados estão em uma memória física única; um programa é constituído de uma 
seqüência de instruções de máquina; uma instrução é lida da memória de acordo com a ordem 
dessa seqüência e, quando é executada, passa-se, então, para a próxima instrução na seqüência. 
Correta. Esta é a definição certa da arquitetura dos processadores, conforme definida por John 
von Newmann 
D -Instruções e dados estão em memórias físicas distintas; um programa é constituído de um 
conjunto de instruções de máquina; uma instrução é lida da memória quando todos os seus 
operandos-fonte estiverem prontos e disponíveis; essa instrução é executada e o resultado é 
escrito no operando de destino, passando-se, então, para a instrução seguinte que estiver com 
todos os seus operandos disponíveis. 
Incorreta. Mesmo caso de memórias distintas, já mencionado anteriormente 
E - Instruções e dados estão em memórias físicas distintas; um programa é constituído de uma 
seqüência de instruções de máquina; uma instrução é lida da memória de acordo com a ordem 
dessa seqüência e, quando é executada, passa-se, então, para a próxima instrução na seqüência. 
Incorreto. Idem das respostas anteriores sobre memórias distintas. 
7. Analise as afirmações a seguir e assinale qual é a opção correta: 
O primeiro passo para o processador, que segue o modelo de Von Neumann, iniciar a execução 
de uma instrução é 
 
a) Buscar a próxima instrução na memória e armazená-la no registrador de instruções.. 
b) Buscar na memória as palavras necessárias à instrução e armazená-las nos registradores do 
processador. 
c) Determinar o tipo de instrução que está armazenada no registrador de instruções. 
d) Atualizar o valor do program counter, apontando para a instrução seguinte. 
e) Identificar a localização na memória das palavras necessárias à instrução. 
Resp: Um ciclo de instrução é um conjunto de etapas (algoritmo) logicamente encadeadas para 
que uma instrução seja executada. O primeiro passo desse algoritmo refere-se a busca na 
memória principal de uma cópia da Instrução a ser executada. 
8. Os processadores de 64 bits quebraram a limitação de endereçamento de memória que 
existe nos processadores de 32 bits, permitindo um endereçamento teórico de 2^64 = 
16 Exabytes. Entretanto, essa quantidade “não tão cedo” será utilizada, devido 
principalmente às limitações lógica, de tecnologia, de espaço e de custo. 
 
Qual é a quantidade máxima de endereçamento dos processadores de 32 bits? 
 
Resp: Resp: Sabe-se que o total de endereços de memória (N) é obtido da fórmula: N = 2E, 
sendo E = largura do endereços. 
Sabe-se também que a arquitetura x86 da Intel definia palavra de 32 bits e endereços de 32 
bits também. 
Ora, se E = 32 bits, então N = 232 = 4 G endereços. 
 
9. Uma das mais importantes razões da rápida evolução de desempenho dos 
processadores tem sido a contínua redução da espessura dos transistores (litografia), 
atualmente em 7 e 10 nm. Isto tem permitido o encapsulamento de maior quantidade 
de transistores na pastilha (mais componentes) e também uma expressiva redução do 
percurso dos sinais (menor tempo de transferência e execução de operações). No 
entanto, os projetistas estão encontrando enorme dificuldade de reduzir ainda mais a 
espessura dos transistores, além dos notórios problemas de calor e interferências, que 
tem limitado o aumento da frequência do relógio (“clock”) dos processadores. Em face 
desses problemas, qual a solução que tem sido cada vez mais adotada para aumentar o 
desempenho dos sistemas de computação? 
Resp: Os arquitetos de processadores e pesquisadores tem optado pelo uso, cada vez mais 
intenso, de paralelismo nos seus projetos. Assim, tem-se desenvolvido paralelismo de diversos 
modos, seja de forma individual (um tipo de paralelismo em uma arquitetura ou diversos tipos 
juntos em outras arquiteturas. 
Há paralelismo de instruções, como natecnologia “pipeline”, paralelismo de dados, como em 
instruções SIMD, tipo MMX e SSE da Intel ou 3D Now da AMD; há também, paralelismo de 
unidades de cálculo, como em processadores superescalares e, mais recentemente, paralelismo 
completo, de processadores inteiros, como nos sistemas multinúcleo.. 
 
10. Um sistema de computação tem um processador cujo decodificador de instruções 
possui 7 bits de entrada e com sua pinagem é possível endereçar, na MP, um máximo de 128M 
endereços. Ele possui um conjunto de X instruções de máquina, todas de 2 operandos, sendo 
que o campo Operando 1 (Op 1) indica o endereço de um registrador e o segundo operando 
(Op 2) indica o endereço da memória principal (MP). Considerando que o RI (registrador de 
instrução) possui 40 bits de largura, calcule: 
a) Qual é o tamanho em bits de cada instrução? 
b) Quantos registradores o processador possui? 
c) Qual é o valor de X, considerando que seja o valor máximo? 
Resp: Decodificador = 7 fios entrada e 128M endereços. Se há 128M endereços (N) e sabe-se 
que N = 2E, sendo E a largura de cada endereço, que será 27 bits 
Instruções 2 operandos: C.Op + Op 1 + Op2, sendo que: Op 1 = endereço de um registrador e 
Op2 = endereço da de memória principal 
RI (registrador de instrução) = 40 bits. 
a) como o RI é o registrador que armazena a instrução que será executada e ele tem 40 bits, 
isso significa que, cada instrução deve ter 40 bits de largura. 
b) pelo enunciado do problema, sabe-se que o formato de cada instrução é como abaixo: 
 
 40 bits 
 
 
 7 bits 6 bits 27 bits 
 
Como a instrução completa tem 40 bits e o campo C. Op tem 7 bits, o campo endereço de MP 
tem 27 bits, sobram, então, 6 bits (40 – 27 – 7) para o campo de endereço de registradores. Se 
cada endereço tem 6 bits, pode-se ter 26 = 64 registradores. 
 
c) Se entrada decodificador = 7 fios, então C.Op = 7 bits então saída (uma para cada 
instrução) será 27 = 128 fios. Haverá então, 128 instruções e X = 128 
11.Qual é a diferença entre as metodologias de compilação e de interpretação? 
Resp: O método de compilação realiza as 3 etapas (compilar, ligar e carregar/executar) 
separadamente, gerando arq separados em cada uma. Já o método de interpretação realiza as 
3 etapas para CADA instrução, não gerando nenhum produto intermediário. 
A compilação fica mais rápida, depois do desenvolvimento e consequente geração do 
EXECUTÁVEL, não gastando mais tempo em compilar, ligar como acontecde sempre coma 
interpretação. 
 
12.O que se entende da mensagem: “ENDEREÇO EXTERNO NÃO RESOLVIDO” 
Resp: são as referências que o compilador indica desconhecer onde se localiza. Por exemplo, o 
comando de impressão não é reconhecido pelo compilador, pois é um código comum. 
 
13.Código binário (executável) é compartilhável entre processadores? 
Resp: Não é. Cada família de processadores (p.ex, a família Intel i3, i5, etc) possui seu conjunto 
próprio de instruções de máquina e por isso, cada executável é diferente do outro, embora 
oriundo do mesmo código fonte. 
 
14. Quais são os requisitos fundamentais de um sistema de memória? 
Resp: Ter grande capacidade – ser muito rápida – ter baixo custo e ser permanente (não 
volátil) 
 
15. O processador AMD Athlon 64 X2 3800+ núcleo “Windsor” é usado sobre o soquete AM2, 
que possui 940 pinos. Do processador, são conectados barramentos que levam ao sistema de 
Memória Principal e ao chipset de controle do Sistema de E/S. 
O barramento conectado ao sub-sistema de E/S é denominado HyperTransport 2.0. Para esse 
modelo de processador, o barramento opera à velocidade de 1 GHz, e largura de dados de 16 
bits em cada direção. 
End de MP C. Op End de Reg 
Sabendo que o HyperTransport transfere duas vezes a quantidade de dados a cada ciclo de 
clock, qual é a Taxa de Transferência em bytes em cada direção? 
Resp: 
V = 1 GHz e L = 16 bits. A taxa de transferência é V x L. No caso, L = 2 x 16, pois ele transfere 2 
dados de cada vez. 
Assim, Taxa = 1G x 32 bits = 32Gbps ou 4GBps, visto que se pede o resultado em bytes e 1 byte 
= 8 bits 
 
16. Um determinado sistema de computação é inicialmente implementado com uma memória 
principal (RAM) com 2GB e um processador de núcleo simples, operando na velocidade de 
2,8GHz. O sistema possui uma arquitetura clássica, conhecida como “Arquitetura von 
Newmann”, com unidade de cálculo (ULA), registradores de dados; estes servem para 
armazenar dados de entrada (registrador-→ ULA) e dados de saída de um processamento (ULA 
→ registrador). 
Considere a operação normal desta máquina, supondo que carregar o conteúdo dos 
registradores de entrada na ULA leve 8 ns, executar a operação na ULA demore 12 ns e 
armazenar o resultado de volta no registrador de saída demore mais 20 ns. Qual é a taxa de 
operação máxima, em MIPS (milhões de operações por segundo), que essa máquina é capaz de 
alcançar, sabendo-se que executa uma instrução de cada vez? 
Resp: 8 ns + 12 ns + 20 ns = 40 ns. Uma instrução gasta 40 ns ou 40 x 10-9 seg. Quantas 
instruções em UM segundo? Total de instruções = 1 / 4 x 10-8 ou 0,25 x 108 ou 25 x 106. Como 
106 = 1 milhão, teremos 25 milhões instruções por segundo ou 25 MIPS 
 
17. Uma tabela verdade de proposições é construída a partir do número de seus componentes. 
Quantas combinações possíveis terá a tabela verdade da proposição composta “O dia está 
bonito então vou passear se e somente se o pneu do carro estiver cheio.”? 
(A) 8 
(B) 3 
(C) 1 
(D) 6 
(E) 12 
Resp: variáveis: 1. Dia 2. Passeio; 3. Pneu 
Com 3 variáveis binárias podem ser estabelcidas 8 combinações possíveis (23 = 8) 
 
18. Considerando as características e operações de microprocessadores, conforme verificado 
em arquiteturas de computadores, julgue as seguintes afirmações: 
* o projeto de um microprocessador define que seu relógio (clock) opera com frequência de 2 
GHz; 
* nesse microcomputador o acesso à memória gasta dois ciclos (dois pulsos). 
Quantos acessos são realizados à memória por segundo? 
Resp: 
Se F = 2GHz,= 2 x 109 Hz e então T = 1 / F = 1 / 2 x 109 ou 0,5 x 10-9 = 0,5ns 
Cada acesso gasta 2 pulsos ou 2 x 0,5 ns = 1 ns 
São realizados 1 bilhão de acessos 
 
19. Porque a MP transfere dados para a Cache em blocos e esta transfere dados para os 
registradores do processador dado por dado? 
Resp: Porque os processadores (a unidade de cálculo) processa dado por dado, mas se a MP 
transferisse também para a cache dado por dado o sistema seria extremamente lento. Para 
ser otimizado é preciso transferir antecipadamente os dados que o processador irá precisar 
adiante. Princípio da localidade. 
 
20. Quais são as relações matemáticas entre: 
a) 1 milisegundo para um nanosegundo 
b) 2,4 microsegundos = x milissegundos 
c) 2 Tera bytes = 2x giga bits 
Resp: 
1 ms = 10-3 e 1 μs = 10-6 e 1ns = 10-9 e 1K = 103 1M =106 1G =109 
Sabe-se que F = 1 /T 
1 ms =x ns-------10-3 / 10-9 = 106 ou seja, 1 ms é um milhão de vezes mais lento que 1 ns 
2,4 μs = x ms------2, 4 x 10-6 = x * 10-3 e x = 2,4 x 10-3 ou x = 0,0024 ms 
2TB = 2 x Gb ou 241 x 23 = 2x * 230 ou 2x = 244 / 230 = 211 . 
Se 2x = 211, então x = 11 
 
21. Considere um sistema de computação que possua dois tipos de memória: um rápido, de 
baixa capacidade (128 KB), com latência de 2 nseg, interligado ao processador e outro, mais 
lento, de maior capacidade (2 GB), com latência de 40 ns, interligada à memória rápida. 
Calcule o tempo médio de acesso do processador, considerando que o sistema tenha eficîência 
de 95 %. 
Resp: tempo médio= TM = (2 x 0,95) + (42 x 0, 05) = 1,9 + 2,1 = 4 mseg 
 
22. Por que o tempo de escrita em memórias Flash é muito maior que o tempo de leitura? 
Resp: Porque a tecnologia de fabricação das Flash implica na necessidade de apagamento 
prévio do conteúdo para se poder efetuar uma nova escrita 
 
23. É possível que a taxa de transferência de um barramentoserial seja maior que a referida 
Taxa em barramento paralelo? Mostre sua resposta com um exemplo prático. Cite exemplo de 
2 barramentos seriais e dois paralelos. 
Resp: Sim, é possível, desde que a velocidade de transferência (dada pela frequência do 
relógio-“clock”, seja suficientemente maior que a da transmissão paralela, para compensar a 
diminuição da largura do barramento. 
Supondo uma transmissão paralela com L= 16 bits e v = 50MHz, redunda em uma taca de 
transferência de 800Mbps. 
É possível projetar uma transmissão serial onde L=1 bit , mas a v = 900Mhz e a taxa de 
transferência seria de 900Mbps, maior que a paralela. 
E não tem sido possível fazer paralelas com maiores velocidades (maiores frequências de 
relógio) devido ao problema de desalinhamento de bits quando diversos bits trafegam junto 
pelas linhas paralelas.