Recursos de Processador RISC

Prévia do material em texto

Recursos de Processador RISC 
Simplificando, isso significa que, para qualquer nível de desempenho, 
um chip RISC normalmente terá menos transistores dedicados à lógica 
principal. Isso permite aos designers uma flexibilidade considerável; 
para que eles possam, por exemplo: 
• Aumente o tamanho do conjunto de registros. 
• Maior rapidez na execução das instruções. 
• Implementar medidas para aumentar o paralelismo interno. 
• Adicione caches enormes. 
• Adicione outras funcionalidades, como E / S e relógios para mini 
controladores. 
• Construa os chips em linhas de produção mais antigas que, de 
outra forma, não seriam utilizáveis. 
• Não expandindo as funcionalidades e, portanto, oferecendo o chip 
para baixo consumo de energia ou aplicações de tamanho 
limitado. 
As características que geralmente são encontradas em projetos RISC 
são: 
• Codificação de instrução uniforme, permitindo uma 
decodificação mais rápida. 
• Um conjunto homogêneo de registros, permitindo que qualquer 
registro seja usado em qualquer contexto e, portanto, 
simplificando o design do compilador. 
• Modos de endereçamento simples com modos mais complexos 
substituídos por sequências de instruções aritméticas simples. 
• Os tipos de dados suportados no hardware não são encontrados 
em uma máquina RISC. 
Os projetos RISC também preferem apresentar um modelo de memória 
Harvard , onde conjuntos de instruções e conjuntos de dados são 
conceitualmente separados; Isso significa que modificar os endereços 
onde o código está localizado pode não ter efeito sobre as instruções 
executadas pelo processador. Por outro lado, isso permite que os dois 
caches sejam acessados separadamente, o que às vezes pode melhorar 
o desempenho. 
 
Muitos desses projetos anteriores RISC também compartilhavam um 
recurso não muito amigável, o slot retardado. 
Um slot de salto atrasado é um espaço de instrução imediatamente após 
um salto. A instrução neste espaço é executada independentemente se 
o salto ocorre ou não. Esta instrução mantém o ALUCPU ocupada pelo 
tempo extra normalmente necessário para executar uma lacuna. 
Para usá-lo, é responsabilidade do compilador reordenar as instruções 
para que o código seja consistente para ser executado com esse recurso. 
Em nossos dias, o intervalo de salto atrasado é considerado um efeito 
colateral infeliz da estratégia específica para implementar alguns 
projetos RISC. É por isso que designs RISC modernos, como ARM, 
PowerPC e versões mais recentes de SPARC e MIPS, geralmente 
eliminam esse recurso.