AVALIACAO ARQUITETURA DE COMPUTADORES

Prévia do material em texto

FACULDADE UNINORTE 
CURSO DE GRADUAÇÃO EM ENGENHARIA DA COMPUTAÇÃO 
DISCIPLINA: ARQUITETURA DE COMPUTADORES 
1ª avaliação 
 
ALUNO AYRTON 
GABRIEL ALVES 
DA COSTA 
 MATRÍCULA 03118434 
DISCIPLINA ARQUITETURA 
DE 
COMPUTADORES 
 DATA DA 
PROVA 
09/042021 
PROFESSOR LINCOLN 
FERREIRA 
 TIPO DE PROVA 
TURMA 
UNN0790104NNA CÓDIGO DA 
TURMA 
UNN0770105NNA 
NOTA 
 CCG-MDL-26 Versão 00 
 ATENÇÃO:
 
 
- A avaliação somente poderá ser entregue depois de decorridos 50 min de seu início. 
- Caneta esferográfica azul ou preta. Provas entregues escritas a lápis NÃO serão corrigidas. 
- Será atribuída nota zero a aluno que devolver sua prova em branco, independentemente de ter assinado a Ata de 
Prova. 
 
- Ao aluno flagrado utilizando meios ilícitos ou não autorizados pelo professor para responder a avaliação será 
atribuída nota zero e, mediante representação do professor, responderá a Procedimento Administrativo Disciplinar, com 
base no Código de Ética. 
 
 
1 – (0,5) O programa descrito a seguir foi executado em um microprocessador com 
arquitetura x86 de 32 bits: 
 
xor AH, BH 
and AL, DL 
sub AX, BX 
 
Na tabela abaixo, é apresentado o conteúdo dos registradores do 
microprocessador em questão antes da execução do programa acima. Os 
número s estão em formato hexadecimal. 
Registrador Conteúdo 
AX 0BA3 
BX 15C8 
DX 62DA 
Dessa forma, ao final da execução do programa acima, o conteúdo do regi strador 
AX, em formato hexadecimal, é dado por: (A) 08BA (B) 08BC (C) 08B8 (D) 
08B9 (E) 08B1 
 
 
FACULDADE UNINORTE 
CURSO DE GRADUAÇÃO EM ENGENHARIA DA COMPUTAÇÃO 
DISCIPLINA: ARQUITETURA DE COMPUTADORES 
1ª avaliação 
 
2 – (0,5) Considere um processador em cujo conjunto de instruções há instruções de três 
operando. Neste processador, o código que corresponde à operação X = (B*C) + D 
(A) MUL B,C 
 
 ADD B,D 
 (B) MUL B,C 
 MUL D,B 
 (C) MUL B,C 
 ADD D,B 
 (D) MUL B,X 
ADD D,C 
 (E) MUL B,C 
 ADD D,X 
 MOV X,B ADD X,B MOV B,X MOV C,X ADD B,X 
3 – (0,5) Assinale a opção correta acerca da arquitetura Harvard. 
A) É a arquitetura mais antiga em termos de uso em larga escala. 
B) Não permite pipelining. 
C) Não permite o uso de um conjunto reduzido de instruções. 
D) Dispensa a unidade lógica aritmética. 
E) Apresenta memórias de programa e de dados distintas e independentes em termos de 
barramentos. 
 
 
4 – (0,5) Analise o código em assembly x86 mostrado a seguir. 
MOV AL,66h 
AND AL,3Fh 
OR AL,60h 
XOR AL,06h 
O Valor final que ficará no acumulador AL, será 
 (A) 53h (B) 62h (C) 63h (D) 66h (E) 60h 
 
 
5) (0,5) Quanto as características originais do RISC (Reduced Instruction Set Computer), 
analise as afirmativas abaixo, dê valores Verdadeiro (V) ou Falso (F) e assinale a 
alternativa que apresenta a sequência correta (de cima para baixo): 
FACULDADE UNINORTE 
CURSO DE GRADUAÇÃO EM ENGENHARIA DA COMPUTAÇÃO 
DISCIPLINA: ARQUITETURA DE COMPUTADORES 
1ª avaliação 
 
( ) menor quantidade de instruções. 
( ) instruções de tamanho variável. 
( ) uso intenso de pipeline. 
A) V - V – V 
B) V - V – F 
C) V - F – V 
D) F - V – V 
E) F - F – F 
F) 6 – (0,5) 
 6 – (0,5) O esquema mostrado na figura acima implementa a memória interna de um computador. 
As faixas de memória mapeadas pelo sistema são de: 
(A) 4000h a 4FFFh, de 8000h a 8FFFh e de 6000h a 6FFFh 
(B) 4000h a 5FFFh, de 8000h a 9FFFh e de C000h a DFFFh 
(C) 4000h a 4FFFh, de 8000h a 8FFFh e de C000h a CFFFh 
(D) 4000h a 5FFFh, de 8000h a 9FFFh e de 8000h a 9FFFh 
(E) 4000h a 5FFFh 
 
7 – (1,0) Explique o que é Pipeline? 
 Ciclo de Execução de uma instrução em processadores sequenciais 
 
 
8 – (1,0) Quais as etapas que compõe o ciclo de instrução? 
Fetch, Decod e Exec 
 
 
9 – (1,0) Escreva o código em assembly para calcular o valor da expressão: 
X = (C-A) + (D-E/B) * D) 
 
SUB C,A 
SUB D,E 
DIV D,B 
MUL D,D 
ADD C,D 
MOV X,C