Intel Xeon E5

Prévia do material em texto

PONTIFÍCIA UNIVERSIDADE CATÓLICA DE GOIÁS
ESCOLA DE CIÊNCIAS EXATAS E DA COMPUTAÇÃO
GRADUAÇÃO EM CIÊNCIA DA COMPUTAÇÃO
Intel XEON E5
Matheus Afonso Batista da Silva
Victor Junio Lisboa Costa
William Moreira Antunes
Goiânia
2020
Matheus Afonso Batista da Silva
Victor Junio Lisboa Costa
William Moreira Antunes
Intel XEON E5
Trabalho apresentado no curso de
graduação da Pontifícia Universidade
Católica de Goiás.
Orientador Dr. Sibelius Lellis Vieira
Goiânia
2020
INTRODUÇÃO
Xeon (pronuncia-se “Zion”) consiste numa série de processadores da Intel
para servidores. Em 1998 a Intel estabeleceu uma distinção entre seus
processadores voltados para o mercado de servidores e estações de trabalho
voltados para o mercado de usuários domésticos.
Os chips de Xeon geralmente têm mais cache e são os únicos processadores
que suportam multiprocessadores, isto é, 2 ou mais processadores na placa-mãe.
Esses processadores reconhecem mais memória RAM, permitem trabalhar em
ambiente multiprocessado (placas mães com vários processadores instalados sobre
ela) e possuem um desempenho maior que os domésticos.
CARACTERÍSTICAS DO XEON E5
A família de processadores Intel® Xeon® E5-2600/1600 é eficiente e versátil.
Ela é a parte central do seu data center ágil e eficiente. Em relação à geração
anterior do servidor baseado em processador Intel® Xeon®:
● Até 40% mais eficiente no consumo de energia
● Performance até 35% maior
● E, em relação a um servidor comum de 4 anos: 240% (3,4x) de aumento na
performance de computação geral
● Até 250% (3,5x) mais eficiente no consumo de energia em relação ao a um
servidor comum de 4 anos
Desde a virtualização e a cloud computing até a automação de design ou
transações financeiras em tempo real, você poderá aproveitar uma performance
melhor do que nunca e uma latência de E/S (entrada/saída) substancialmente
reduzida.
CARACTERÍSTICAS DA ARQUITETURA
Embora o conceito de design superescalar esteja geralmente associado à
arquitetura RISC, os mesmos princípios superescalares podem ser aplicados a uma
máquina CISC. Talvez o exemplo mais notável disso seja a Arquitetura Intel x86. A
evolução dos conceitos superescalares na linha Intel é interessante notar. O 386 é
uma máquina CISC tradicional sem pipeline. O 486 introduziu o primeiro
processador x86 em pipeline, reduzindo a latência média de operações inteiras
entre dois e quatro ciclos a um ciclo, mas ainda limitada a executar uma única
instrução a cada ciclo, sem elementos superescalares. O Pentium original tinha um
componente superescalar modesto, que consiste no uso de duas unidades de
execução inteiras separadas. O Pentium Pro apresenta um design superescalar
totalmente desenvolvido com execução fora de ordem. Subsequente x86
Os modelos refinaram e aprimoraram o design superescalar.
Processadores superescalares exploram paralelismo em nível de instruções de
maneira a capacitar a execução de mais de uma instrução por ciclo de clock. Este
tipo de processador decodifica múltiplas instruções de uma vez e o resultado de
instruções de desvio condicional são geralmente preditas antecipadamente, durante
a fase de busca, para assegurar um fluxo ininterrupto.
Na arquitetura superescalar, várias instruções podem ser iniciadas
simultaneamente e executadas independentemente umas das outras. A arquitetura
pipeline permite que diversas instruções sejam executadas ao mesmo tempo, desde
que estejam em estágios diferentes do pipeline.
As arquiteturas superescalares incluem todos os aspectos do pipeline e ainda
acrescentam o fato de as instruções poderem estar executando no mesmo estágio
do pipelining (em linhas pipelining diferentes). Assim, elas têm a habilidade de
iniciarem múltiplas instruções no mesmo ciclo de clock.A forma como estão
dispostas e utilizadas as estruturas e os componentes do processador define o
modelo da arquitetura de um processador. Há diversas classificações de
arquiteturas de processadores baseadas nas suas políticas e nos caminhos de
execução dos dados.
Uma arquitetura superescalar deve possuir uma série de componentes especiais
para executar mais de uma instrução por ciclo:
● Unidade de Busca de Instruções: capaz de buscar mais de uma instrução
por ciclo. Possui também um preditor de desvios, que deve ter alta taxa de
acerto, para poder buscar as instruções sem ter que esperar pelos resultados
dos desvios.
● Unidade de Decodificação: capaz de ler vários operandos do banco de
registradores a cada ciclo. Note que cada instrução sendo decodificada pode
ler até dois operandos do banco de registradores.
● Unidades Funcionais Inteiras e de Ponto Flutuante: em número suficiente
para executar as diversas instruções buscadas e decodificadas a cada ciclo.
CARACTERÍSTICAS DO INTEL CORE MICROARCHITECTURE
Este diagrama mostra a diferença entre a arquitetura do processador e a
microarquitetura. Arquitetura do processador refere-se ao conjunto de instruções,
registros e estruturas de dados que residem em dados na memória que são públicos
para um programador. A arquitetura do processador mantém a instrução defina a
compatibilidade para que os processadores executam o código escrito para as
gerações de processadores, passadas, presentes e futuras. Microarquitetura
refere-se à implementação de arquitetura de processador em silício. Dentro de uma
família de processadores, a microarquitetura muitas vezes melhora com o tempo
para entregar melhorias de desempenho e capacidade, mantendo a compatibilidade
com a arquitetura
A microarquitetura Core voltou a diminuir as taxas de clock e melhorou o uso
de ambos ciclos de clock disponíveis e potência em comparação com o NetBurst
anterior microarquitetura das CPUs da marca Pentium 4 / D. [1] A microarquitetura
Core fornece estágios de decodificação mais eficientes, unidades de execução,
caches e barramentos, reduzindo a potência de consumo de CPUs da marca Core 2
enquanto aumenta sua capacidade de processamento. Os CPUs da Intel variaram
amplamente no consumo de energia de acordo com a taxa de clock, arquitetura e
processo semicondutor, mostrado nas tabelas de dissipação de energia da CPU.
Como as últimas CPUs NetBurst, os processadores baseados em Core apresentam
vários núcleos e hardware suporte de virtualização (comercializado como Intel
VT-x), bem como Intel 64 e SSSE3. No entanto, os processadores baseados em
Core não possuem a tecnologia Hyper-Threading encontrada nos processadores
Pentium 4. Isso ocorre porque a microarquitetura Core é descendente da
microarquitetura P6 usada por Pentium Pro, Pentium II, Pentium III e Pentium M. O
tamanho do cache L1 foi ampliado na microarquitetura Core, de 32KB no Pentium II
/ III (16 KB L1 Data + 16 KB L1 Instruction) para 64 KB L1 cache / core (32 KB L1
Data + 32 KB L1 Instrução) no Pentium M e Core / Core 2. Ele também não tem um
cache L3 encontrado no núcleo Gallatin do Pentium 4 Extreme Edition, embora um
cache L3 esteja presente nas versões de ponta do Xeons baseados em núcleo.
Tanto um cache L3 quanto o Hyper-threading foram reintroduzidos no Nehalem
microarquitetura.
BIBLIOGRAFIA
https://amauroboliveira.files.wordpress.com/2013/03/intel-core.pdf
https://www.intel.com/pressroom/kits/core2duo/pdf/ICM_whitepaper.pdf
https://moodle.pucgoias.edu.br/pluginfile.php/736384/mod_resource/content/1/intel.xeon.pdf
https://amauroboliveira.files.wordpress.com/2013/03/intel-core.pdf