GRA1017 - SISTEMAS DIGITAIS GR3134211 - A5

Prévia do material em texto

Pergunta 1
Resposta Selecionada: 
Resposta Correta: 
Comentário
da resposta:
A simplificação de uma expressão booleana é um processo importante na modelagem e
implementação de sistemas lógicos digitais. Para efetuar a simplificação, pode-se manipular a
expressão através da álgebra booleana ou utilizar técnicas ou ferramentas. Para essa questão, analise
as afirmações a seguir marcando com “S” aquela(s) que for(em) consequência da simplificação e, com
“N”, aquela(s) que não for consequência da otimização. 
 
( ) Diminuição no custo do circuitos. 
( ) Alteração da tecnologia utilizada 
( ) Diminuição do consumo e da potência dissipada 
( ) Possibilidade de utilizar frequências mais altas de operação. 
 
Assinale a alternativa que contém a sequência correta:
.S ; N ; S ; S.
.S ; N ; S ; S.
Parabéns! Sua resposta foi a correta! A simplificação impacta sobre o design do
circuito. Sendo assim, métricas relacionadas, por exemplo, ao consumo, potência
dissipada, tempo de propagação de sinal e frequência máxima de trabalho do circuito
são impactadas pelo processo de simplificação da expressão booleanas.
Pergunta 2
Resposta Selecionada: 
Resposta Correta: 
Comentário
da resposta:
A manipulação da álgebra booleana visa, dentre outros objetivos, a simplificação de
expressões booleanas. Uma simplificação proporciona diversas vantagens pela
diminuição dos operadores lógicos utilizados e pela retirada de possíveis variáveis
redundantes. Dentre as vantagens, podemos citar: diminuição da área requerida
pelo circuito; menor dissipação de energia; menor consumo de energia; e
possibilidade de se operar com frequências maiores de sinais.
Para essa questão, imagine a seguinte expressão lógica:S = ~X . (X + Y) + ~Z + Z.Y
Assinale a alternativa que contém a correta expressão minimizada.
S = Y + ~Z.
S = Y + ~Z.
Parabéns! Sua resposta está correta. Você manipulou corretamente a álgebra
booleana, prestando atenção, inclusive, nas precedências.
Pergunta 3
Considere uma votação de 4 juízes (A, B, C e D). O juiz A tem direito a voto de minerva (em caso de
empate, ele decide). Faça um circuito que apresente, como saídas, a a votação a favor por
unanimidade (“FU”), decisão a favor pela maioria “FM” (> 50% de votos a favor), uma decisão contrária
por unanimidade (“CT”) ou uma decisão contrária por maioria (“CM”) (> 50% de votos contrários). Para
essa questão, considere como “1” o valor associado aos votos favoráveis e as saídas ativadas no nível
1 em 1 pontos
1 em 1 pontos
1 em 1 pontos
Resposta
Selecionada:
 
Resposta Correta:
Comentário
da resposta:
1. 
Assinale a alternativa que contenha as expressões simplificadas de “FU” e “FM”:
. FU = A.B.C.D ; FM = A.B.~C + A.~B.D + A.C.~D + ~A.B.C.D.
.FU = A.B.C.D ; FM = A.B.~C + A.~B.D + A.C.~D +
~A.B.C.D.
Parabéns! Sua resposta foi a correta! Você associou corretamente os elementos do
circuito à funcionalidade solicitada preenchendo a tabela-verdade e extraindo o circuito
na forma de soma de produtos.
Pergunta 4
Resposta Selecionada: 
Resposta Correta: 
Comentário
da resposta:
A implementação de um sistema digital implica na interconexão de portas lógicas.
Cada porta lógica pode ser representada por meio de uma tabela-verdade,
descrevendo a sua funcionalidade. A porta AND é uma função binária, ou seja,
recebe, como entradas, duas variáveis, gerando um valor de saída: S = f(a,b) .
Considerando as variáveis “a” e “b”, temos a seguinte sequência: 1 e 0; 0 e 1; 1 e 1;
0 e 0. 
Qual alternativa contém os respectivos valores de saída mediante a sequência
apresentada em suas entradas?
0; 0; 1; 0.
0; 0; 1; 0.
Parabéns! Sua resposta está correta. Você associou corretamente os valores de saída
à sequência de entrada. A porta AND somente apresentará o valor 1 caso as duas
variáveis de entrada forem 1.
Pergunta 5
Sabe-se que contadores são circuitos pertencentes ao grupo dos sistemas lógicos sequenciais. Os
contadores podem, ainda, ser classificados como contadores assíncronos e síncronos.
Especificamente sobre os contadores assíncronos, podemos mencionar que eles são formados porflip-
flops, tipo “JK” ou tipo “T” cascateados, ou seja, o sinal de clock de um flip-flop é obtido a partir da
saída “Q” do flip-flop vizinho, motivo esse de sua denominação “assíncrono”. Por fim, sabe-se que um
contador assíncrono pode realizar contagens lineares, ou seja, os termos contados devem ser
subsequentes (de forma crescente ou decrescente). 
Imagine que há a necessidade de exibir apenas os valores pares de uma contagem crescente. Nesse
caso, suponha que o início da contagem é garantido o valor “0”. Agora, analise as alternativas a
seguir. 
I. A contagem de dois em dois (apenas os números pares) pode ser obtida introduzindo-se um flip-
flop a mais no contador em relação à quantidade mínima necessária. Esse flip-flop adicional seria um
bit inferior ao bit menos significativo da contagem. Exibe-se no display todos os flip-flops, exceto oflip-
flop adicional. 
II. Pode-se coletar o sinal do clock de um componente divisor de frequência, em que a frequência seria
dividida por 2. Esse divisor de frequência pode ser construído com um flip-flop tipo “JK” ou tipo “T”. 
III. Para exibir apenas valores pares, basta deixar o display do bit menos significativo congelado no
valor lógico “0”. A contagem nos demais bits ficaria normal. 
IV. Caso o display do bit menos significativo seja congelado no valor lógico “0”, fazendo a contagem
apenas dos demais bits, deve-se limitar a contagem. Por exemplo, caso estejamos utilizando 3 flip-
flops, a contagem deverá ser reiniciada no valor 5. O último valor válido seria “100” (valor 4 em
decimal), pois acrescentando-se o display em 0, ficaria “1000” (valor 8 em decimal). 
Agora, assinale a alternativa que traz apenas a(s) afirmativa(s) correta(s).
1 em 1 pontos
1 em 1 pontos
Resposta Selecionada: 
Resposta Correta: 
Comentário
da resposta:
III e IV.
III e IV.
Parabéns! Sua resposta foi a correta! As contagens apresentadas nas duas primeiras
afirmativas são praticamente iguais. Ambas introduzem um flip-flop a mais, fazendo a
função de divisão de frequência por 2. Assim, a contagem continua sendo realizada,
passando por todos os valores (inclusive os ímpares), porém a frequência de
contagem é a metade em relação à frequência externa introduzida ao circuito.
Pergunta 6
Resposta Selecionada: 
Resposta Correta: 
Comentário
da resposta:
Teoricamente, nos sistemas lógicos digitais utilizamos os valores lógicos “0”, “1” e “X”. Porém, na
prática, podemos encontrar exemplos de utilização do valor “Z”. Para essa questão, preencha as
definições abaixo associando-as com os valores lógicos “0”, “1”, “X” e “Z”: 
 
( ) Identifica casos nos quais uma certa informação é irrelevante para o resultado da expressão lógica
e, consequentemente, para o circuito. 
( ) Geralmente associado à alimentação “+Vcc”. 
( ) Estado de alta impedância. 
( ) Geralmente associado ao “terra” do circuito ( GND – Ground) 
 
Assinale a alternativa que contenha a sequência correta dos valores lógicos:
.X ; 1; Z ; 0.
.X ; 1; Z ; 0.
Parabéns! Sua resposta foi a correta! Você associou corretamente os valores lógicos
com as suas respectivas funcionalidades. Um valor lógico que nunca usamos consiste
no “Z”. Esse valor representa uma alta impedância.
Pergunta 7
Resposta Selecionada: 
Resposta Correta: 
Comentário
da resposta:
As tabelas-verdade representam o comportamento de um sistema lógico digital.
Para tanto, cada linha representa uma combinação dentre as 2n combinações
possíveis de suas entradas. Nesse caso, o parâmetro n denota a quantidade de
variáveis de entrada da expressão lógica. Lembre-se de que para se construir uma
tabela-verdade, é preciso seguir as propriedades e as regras da álgebra booleana,
começando pela precedência dos operadores lógicos. 
Construa a tabela-verdade que reflete corretamente a expressão abaixo:S = ~X . (X +
Y) + ~Z + Z.Y
Assinale a alternativa que traz a sequência correta da coluna de saída da tabela-
verdade.
10111011.10111011.
Parabéns! Sua resposta está correta. Você construiu corretamente a tabela-verdade
para a expressão S = ~X . (X + Y) + ~Z + Z.Y. Assim, podemos deduzir que
1 em 1 pontos
1 em 1 pontos
observou corretamente as regras e propriedades, inclusive a precedência dos
operadores.
Pergunta 8
Resposta Selecionada: 
Resposta Correta: 
Comentário
da resposta:
Na informática, adota-se o formato binário de representação numérica devido aos possíveis estados de
um bit: 0 ou 1. Porém, dentro da representação binária, podemos encontrar vários formatos, dentre os
quais destacamos as representações Gray, Johnson e o “2 entre 5”. Particularmente em relação ao
código Gray, podemos mencionar que sua principal característica consiste na variação de apenas 1 bit
de seus valores entre as linhas subsequentes. Para essa questão, implemente um contador Gray de 3
bits, utilizando um contador síncrono. Manipulando 3 bits (“A”, “B” e “C”), a contagem será: 000, 001,
011, 010, 110, 111, 101, 100. 
Assinale a alternativa que contém os valores dos terminais “J” e “K” correspondentes ao bit menos
significativo (bit “C” - bit mais à direita).
J C = A XNOR B; K C = A XNOR B.
JC = A XNOR B; KC = A XOR B.
Infelizmente a sua resposta está incorreta. Para responder essa questão, lembre-se
que os circuitos combinacionais relativos a cada terminal “J” e “K” de todos os flip-
flops são extraídos a partir das transições entre as linhas da contagem Gray. Dessa
forma, para produzirmos, por exemplo, o conjunto dos circuitos combinacionais da
linha “ i”, temos que observar as transições entre a linha “ i” e a linha “ i+1”.
Pergunta 9
Resposta Selecionada: 
Resposta Correta: 
Comentário
da resposta:
Contadores binários assíncronos são componentes capazes de realizar uma contagem linear crescente
ou decrescente, sendo que os valores pertencentes à contagem são subsequentes ao valor atual.
Várias aplicações podem ser implementadas levando-se em conta a utilização dos contadores
assíncronos, dentre as quais podemos citar os divisores de frequência. Divisores de frequência são
circuitos capazes de gerar um pulso que representa o sinal de clock dividido por um fator pré-
determinado. 
A partir dessa lógica, analise as afirmativas a seguir. 
I. O valor da divisão é consequência do tamanho da palavra manipulada pelo contador, ou seja, é
consequência da quantidade de flip-flops utilizados no contador. 
II. O valor da divisão de frequência é condicionado ao limite da contagem. O pulso de “reset” da
contagem representa o próprio valor da divisão do contador. 
III. O pulso de reset da contagem é obtido por intermédio do produto canônico do valor limite,
acrescentado de uma unidade. 
IV. O pulso de “reset” da contagem é obtido por intermédio do produto canônico do valor limite. 
Agora, assinale a alternativa que traz apenas a(s) afirmativa(s) correta(s).
II e III.
II e III.
Parabéns! Sua resposta foi a correta! Realmente, para implementar um divisor de
frequência usando contadores binários assíncronos, basta reiniciar contagem
apósN pulsos de clock — sendo N o valor requerido da divisão da frequência. A
reiniciação pode ser conseguida pela ativação do pino de “reset” dos flip-flops,
utilizando-se para tal a saída de uma porta lógica que implemente o produto canônico
do valor (N+1).
Pergunta 10
0 em 1 pontos
1 em 1 pontos
0 em 1 pontos
Resposta Selecionada: 
Resposta Correta: 
Comentário
da resposta:
Na programação, utilizando a linguagem C, existe o chamado “if ternário”. Dessa
forma, temos o bloco a seguir:
if(cond)
s = a;
else
s = b;
No trecho de código acima, temos a atribuição do valor “a” à variável “s” quando
“cond” tiver o valor “1”. Caso contrário, a variável “s” receberá o valor “b”. Esse
mesmo trecho poderá ser escrito na forma de “if ternário”, como retratado a seguir:s
= (cond)?a:b;
A partir desses pressupostos, analise as afirmativas a seguir.
I. Existe uma correspondência direta entre o “if ternário” e sistemas lógicos digitais
combinacionais representada pelo multiplexador. No caso, “cond” refere-se ao bit de
seleção do MUX, a saída representa a variável “s” e as entradas do MUX
relacionam-se aos valores “a” e “a”.
II. Devemos confeccionar uma tabela-verdade envolvendo, como entradas, todas as
combinações possíveis das variáveis “cond”, “a” e “b”.
III. Além do mapeamento do “if-ternário”, um MUX pode ser relacionado também
com a instrução do tipo “switch...case”.
IV. Caso tivéssemos uma comparação, por exemplo, “cond > valor”, poderíamos
continuar a utilizar um MUX, porém seu bit de seleção seria derivado de um circuito
comparador de magnitude.
Assinale a alternativa que traz somente a(s) correta(s).
I, II e IV.
I, III e IV.
Infelizmente sua resposta está incorreta. Para responder essa questão, reflita sobre a
questão de seleção entre “ a” e “ b”. Qual componente da lógica digital tem o objetivo
de selecionar elementos para que o elemento selecionado tenha seu valor propagado
para a saída?