LISTA QUESTÕES DO ENADE - Feita

Prévia do material em texto

ORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES
LISTA QUESTÕES DO ENADE - 3 UNIDADE
b dados = 4 bits = 0000: ponto flutuante 
b endereço = 3 bits = 000, 001, 010, 011, ... 111
 RESPOSTA: A questão abrange o tema de barramentos em arquitetura de computadores. Em seguida, são colocadas algumas considerações e se pede quantas posições de memória e quantos elementos I/O se podem endereçar com os dados informados. Tanto posições de memória como dispositivos e/s são alocadas no barramento de endereço (3 bits). logo, existem 2³ = 8 posições possíveis de endereçamento independente do que será endereçado. 
Alternativa (E).
 
Resposta:
Apenas a afirmativa II está correta. Letra (B).
Pipeline é um processo que possui diversos estágios, em que ocorre a saída de um e a entrada de outro sequencialmente. O código fonte do pipeline básico abstrato, em linguagem de programação, deve ser entregue com todas as interfaces, classes abstratas, protótipos de funções e demais estruturas. Considerando o exposto no enunciado da questão, temos que a troca de posição entre as instruções denominadas de add e and resolve o conflito dos dados. 
OBS: O fato da alternativa A, C, D, E, estarem incorretas, pelo fato de não se coincidirem com a alternativa B. E também porque elas não solucionavam revolução de conflitos entre os dados.
RESPOSTA:
A- Correta. Está é a definição certa da arquitetura dos processadores, conforme definida por John Von Neumann.
B- Incorreta. Instruções e dados compartilham a mesma memória e não memórias distintas. Além disso, não existe operando recebendo valores.
C- Incorreta. Uma e qualquer instrução é lida da memória assim que a instrução anterior é terminada e não quando operandos-fontes, que não existem estejam prontos. 
D- Incorreta. Mesmo caso de memórias distintas, já mencionado anteriormente. 
 E- Incorreto. Idem das respostas anteriores sobre as memórias distintas.
resposta: 
para achar o menor custo vocês podem utilizar técnicas de cálculo. obtenham a derivada da função na variável em questão e igualem a zero (discutam essa técnica na resposta). os resultados encontrados serão possíveis candidatos para máximo e mínimo da função. para confirmar a resposta vocês podem plotar o gráfico da função também comparar com o valor encontrado. 
Alternativa (C). 
A função que descreve o custo C(x) do chip é uma parábola que possuir o valor positivo, ou seja, sua concavidade é para cima.
Entretanto, o vértice da mesma será um mínimo que pode ser calculado pela derivada da função, como podemos ver abaixo:
C(x) = (0,025/1.024)x²- 50.000x + 512 x 10¹¹
C'(x) = (0,05/1.024)x- 50.000
Agora, basta igualarmos a zero para encontrar o valor de x:
(0,05/1.024)x- 50.000 = 0
x = 50.000 ÷ (0,05/1.024)
x = 1.024 x 10⁶ bits = 1.024 Mbits
Resposta: Alternativa correta (B)- Porque, o sistema de memória é um dos elementos que são mais fundamentais de um computador, elas possuem uma variedade de tipologias, tecnologias, e organizações, é preciso também determinar o endereçamento de no máximo duas palavras distintas. 
III- Incorreto, pois tanto as memórias DRAM quanto as SRAM podem ser lidas e escritas.
RESPOSTA: Alternativa (C). Pois existe diferentes tipos de tecnologias de armazenamentos de dados. E elas são caracterizadas pelo tempo de acesso a memória RAM, que leva mais tempo para ser acessado a CPU. Além disso, a memória cache existe um tempo de memória determinada que é inferior ao tempo de acesso a um disco magnético, e lembrando que quando a memória ROM é desligada, todos os seus dados não são apagados, e realmente, na hierarquia de memória, os registradores são os que possuem o menor tempo de acesso, sendo seguidos pela memória cache, memória principal (RAM) e memória secundária (discos magnéticos).
OBS: O fato das outras alternativas não estarem corretas, é pelo fato de não serem de acordo com a alternativa certa, e por também não serem acessadas o suficiente pela CPU, onde significa que são menos utilizáveis na memória RAM.
Resposta: 
pesquisar por ordem do tempo de acesso de cada caso para realizar as comparações (inserir também as referências)
 
As memórias ROM: Memória Somente de Leitura) recebem esse nome porque os dados são gravados nelas apenas uma vez. Depois disso, essas informações não podem ser apagadas ou alteradas, apenas lidas pelo computador, exceto por meio de procedimentos especiais. Outra característica das memórias ROM é que elas são do tipo não voláteis.
inserir também as referências: https://www.infowester.com/memoria.php
As memórias RAM: O tempo de acesso é o resultado de quanto leva entre um pedido feito ao módulo de memória e a disponibilização dos dados. Este tempo nos chips de memória e módulos fica entre 80 e 50 nanossegundos. Neste caso quanto menor o número, mais rápido é o acesso.
inserir também as referências: https://tecnologia.uol.com.br/guia-produtos/todos/2008/04/02/ult2880u615.jhtm
Memória cache: Podem ser inseridas em até 3 níveis denominados L1, L2 e L3, sendo L1 e L2 internas ao processador e L3 externa ao processador, acoplada na placa mãe. Tipos: RAM Cache, Cache-Memória Principal e Cache-Disco; Tempo de acesso: entre 5 e 20 nanossegundos. São memórias semicondutoras.
inserir também as referências: https://pt.slideshare.net/elainececiliagatto/arquitetura-de-computadores-memrias
A memória cache na UCP: Foi criada no intuito de aumentar o desempenho dos sistemas de computação, eliminar esse gargalo de congestionamento na comunicação UCP/MP que reduz o desempenho do sistema. Para tentar amenizar essa situação incluíram um dispositivo de memória entre UCP e MP sendo nomeada como Memória Cache, no qual sua função é acelerar a velocidade de transferência das informações entre UCP e MP, consequentemente aumentando o desempenho dos sistemas de computação.
Seu tempo de acesso é de 5 a 7 (nanossegundos) e sua capacidade de armazenamento fica entre 64k e 2MB, por ser uma capacidade apreciável, pois se elevarem muito com certeza o preço sofrerá altos reajustes. 
inserir também as referências: https://www.trabalhosfeitos.com/ensaios/Registradores-Mem%C3%B3ria-Secund%C3%A1ria-e-Mem%C3%B3ria-Cache/975928.html
Resposta:
A- R: O programa deve ter trechos pequenos que sejam executados várias vezes, e os dados devem estar localizados próximos uns dos outros OU dados e instruções devem ter localidade espacial (próximos uns dos outros) e localidade temporal (serem usados várias vezes em um certo instante de tempo, pois o acesso a cache precisa ser rápida). 
B- R: Se cache e processador operassem com os mesmos tempos, ainda assim seria vantajoso utilizar cache, porque o seu objetivo é justamente fornecer dados e instruções na velocidade do processador, simulando uma memória principal rápida.
Se cache e memória operassem com os mesmos tempos, não haveria mais razão para se usar cache, pois com a memória principal com a mesma velocidade da cache seria mais vantajoso usar a memória principal, devido a sua capacidade de armazenamento ser maior.
Resposta: 
Se o MP tem 4Gbytes, cada endereço tem 32 bits, como mencionado no 
enunciado. 
Se os blocos/linhas tem 4 bytes, então o campo byte dos endereços tem 2 bits 
de largura (22= 4). 
Se a cache possui 128K linhas, então o endereço de linha (método direto) tem 
17 bits de largura, pois 217= 128K.
Se a MP tem 4Gbytes e cada bloco tem 4 bytes, então há 4G / 4 = 1G blocos e 
o endereço de cada bloco (método associativo) tem 30 bits de largura (230 = 1G) 
Se o método associativo por conjunto opera com conjuntos em 4 vias, então há 
32K conjuntos, pois 128K linhas /4 = 32K conjuntos. O campo conjunto do 
endereço (associativo por conjunto) tem 15 bits de largura.
No método direto o endereço é
	32 bits
	TAG | LINHA |BYTS
13 bits 17 bits 2 bits
No método associativo o endereço é 
 32 bits 
TAG
 
LINHA
 
BYTE
 
 13 bits 17bits 2 bits 
 32 bits 
TAG
 
LINHA
 
BYTE
 
 13 bits 17 bits 2 bits
32bits 
	 BLOCO | BYTS
 30 bits 2 bits
No método direto o endereço
 32 bits
	TAG| |CONJUNTO |BYTS
15 bits 15 bits 2 bits
 32 bits 
TAG
 
CONJUNTO
 
BYTE
 
 15 bits 15 bits 2 bits
DUPLA: FERNANDO TAVARES FILHO
 RAISSA MAIRA SOUZA ALCANTARA
TURMA: BSI/LCI