Lista2-ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES

Prévia do material em texto

Lista 02 – Exercícios Disciplina: Arquitetura de Computadores
 Mickael Lelis de Oliveira e Everton Santos
1. Qual o total de bits existentes em uma memória com 32k células de 8 bits cada?
R: 32k = 32.768 | 32.768*8 = 262.144 
2. Qual o total de bits existentes em uma memória com 16k células de 16 bits cada?
R: 16K*16 = 262.144
3. Diferencie memórias voláteis de não voláteis.
R: A memória volátil é um tipo de memória na computação que requer energia para reter a informação armazenada. O conteúdo do dispositivo de memória precisa ser atualizado regularmente para evitar a perda de dados. Os módulos RAM (Random Access Memory) nos computadores e a memória cache nos processadores são exemplos de componentes de memória volátil. A memória não volátil é um tipo de memória do computador que não requer atualização para reter os valores de memória. Todos os tipos de ROM, memória flash, dispositivos de armazenamento óptico e magnético são dispositivos de memória não voláteis.
4. Fale sobre:
a) Registradores
R:Os registradores estão no topo da hierarquia da memória e propiciam ao sistema o modo mais rápido de acessar dados. O termo geralmente é usado para designar apenas o grupo de registradores que podem ser utilizados diretamente para entradas ou saídas através de instruções definidas no conjunto de instruções do processador. O conjunto de instruções da arquitetura x86, por exemplo, define um conjunto de 8 registradores de 32 bits, mas uma CPU deste tipo possui mais registradores do que apenas estes.
os registradores são circuitos digitais capazes de armazenar e deslocar informações binárias, e são tipicamente usados como um dispositivo de armazenamento temporário “memória volátil”. Os registradores estão no topo da hierarquia de memória, sendo assim, são uma mídia mais rápida e financeiramente mais custosa de se armazenar dados - são dispositivos de armazenamento temporário, localizados na UCP, extremamente rápidos, utilizados para armazenar n bits.
b) Memória Cache
R: É um dispositivo de rápido, com um tamanho menor e muito mais rápido que a memória principal, localiza entre o processador e a memória principal. A vantagem principal na utilização de uma cache consiste em evitar o acesso ao dispositivo de armazenamento - que pode ser demorado - armazenando os dados em meios de acesso mais rápidos.
É uma memória volátil de alta velocidade, porém com pequena capacidade de armazenamento que tem a finalidade aumentar o desempenho do processador realizando uma busca antecipada na memória RAM. A taxa pode variar entre 80% e 99%, localizada entre a memória principal e o processador.
c) Memória Principal
R : Ou Memória RAM de máquina, onde todos os processos necessários para a Inicialização e Execução de programas armazenados em uma Memória Secundária (O HD, por exemplo) e tudo mais são carregados. 
5. Explique o conceito de Hierarquia de Memória. Não se esqueça de montar a pirâmide.
R: O termo Hierarquia de memória se refere a uma classificação de tipos de memória em função de desempenho. Essa classificação geralmente segue duas dimensões: tamanho/capacidade e velocidade de acesso.
	Registradores
	CPU cache
	RAM
	Dispositivos de Armazenamento em massa
6. Se o registrador é o tipo de memória mais rápida do computador. Por que os computadores não são construídos apenas com ela?
R: Por que os registradores são muitos caros e tem menos espaços de armazenamentos e relação ao hd.
7. No contexto de memórias, o que representa: 
 a) Tempo de acesso (ou tempo de leitura); 
R: é o tempo decorrido desde o instante em que um endereço é apresentado à memória até o momento em que os dados são armazenados ou se tornam disponíveis para a utilização.
 b) Volatilidade.
R: É a capacidade de manter a informação armazenada na ausência de alimentação elétrica.
8. Um computador possui uma memória principal com capacidade para armazenar palavras de 16 bits em cada uma de suas N células, e o seu barramento de endereços tem 12 bits de tamanho. Quantos bytes poderão ser armazenados nessa memória?
R:Tamanho do dado dentro da célula = 16 bits = 2 bytes, então esse computador tem N células, cada uma com 2 bytes, portanto ele tem N * 2 bytes de memória. Cada uma dessas células é endereçada por um endereço de 12 bits, ou seja, 2¹² = 4096 células, Temos 4096 células e cada célula tem 2 bytes, então 4096*2 = 8192 bytes de memória.
9. Quantos bits são necessários para se endereçar 32K células?
 R: 32*1024 = 32768 | 2^15 = 32768 (32K) | R: 15 bits
10. Explique a operação de refresh que acontece na memória RAM. 
R: A memória DRAM tem a função de armazenar corrente elétrica por certo tempo. Se o capacitor estiver armazenamento corrente, tem-se um bit 1. Se não estiver, tem-se um bit 0. O problema é que a informação é mantida por um curto de período de tempo e, para que não haja perda de dados da memória, um componente do controlador de memória é responsável pela função de refresh, que consiste em regravar o conteúdo da célula de tempo em tempo para manter os dados vivos.
11. Qual é a diferença entre uma memória do tipo SRAM e outro do tipo DRAM?
R: A memória SRAM é estática, que tem funcionamento baseado em circuitos flip-flops. Portanto, não necessitam de um circuito externo de “refresh”, já que os flip-flops evitam a perda dos dados armazenados internamente, ao longo do tempo. Devido a alto desempenho da SRAM elas são utilizadas como memória secundária nos caches L1, L2, L3 e L4. enquanto que a memória DRAM é dinâmica e é baseada em capacitores, por esse motivo tem a característica de perder a carga armazenada, ou seja, se descarregam ao longo do tempo, para que os dados não sejam perdidos elas necessitam de um circuito externo.
12. Qual é a função do Registrador de Endereços de Memória (REM)? E do Registrador de Dados de Memória (RDM)? 
R: REM: Armazenar temporariamente o endereço de acesso a uma posição de memória, ao se iniciar uma operação de leitura ou escrita.
RDM: Armazenar temporariamente uma informação que esteja sendo transferida da memória principal para UCP (leitura) ou vice-versa (escrita).
13. Descreva os barramentos que interligam o processador e a memória principal, indicando função e direção do fluxo de sinais de cada um. 
R: Barramento de endereços: interliga UCP à memória principal, transferindo bits que significam um endereço. É unidirecional, ou seja, a informação trafega da UCP para memória principal. Barramento de dados: interliga UCP à memória principal, transferindo bits de informação. É bidirecional, isto é, os bits percorrem o barramento da UCP para memória (operação de escrita) e no sentido inverso (operação de leitura). Barramento de controle: interliga UCP à memória principal, para a passagem de sinais de controle (leitura e escrita).
14. Um computador possui um RDM com 16 bits de tamanho e um REM com capacidade para armazenar números com 20 bits. Sabe-se que a célula, igual à sua capacidade máxima de armazenamento. Pergunta-se:
a) Quantas células de memória são lidas em numa única operação de leitura?
 Uma célula por vez.
b) Quantos bits, total, tem a memória principal?
 2 elevado ao número de bits de endereço, multiplicado pelo número de bits de dados. 
 2^20 = 1.048.576 * 16= 16.777.216 
15. Um computador pode endereçar 256M células da memória principal. Sendo que cada uma delas é capaz armazenar uma palavra de 8 bits. A unidade de transferência dessa memória é a palavra.
a) Qual é o maior endereço em decimal que essa memória pode armazenar?
256M = 256*1024*1024 = 268.435.455. Lembrar de tirar um porque começa em 0.
b) Qual é o tamanho do barramento de endereços deste sistema?
R: 28bits, 2^28 = 268.435.456. neste não tira um número porque é a quantia total.
16. Um computador possui capacidade máxima de MP com 32K células, cada uma capaz de armazenar uma palavra de 8 bits. Qual é o tamanho do barramento de endereço?
a) 32 K células
b) 2bits de endereço = quantidade de células/ posições / endereços
c) 215 = 32 K
d) Endereçocom 15 bits <=
e) Quantidade de bits do endereço = tamanho do barram. De endereços
17. Memória Cache
a) O que é?
R: É uma memória volátil de alta velocidade, porém com pequena capacidade de armazenamento.
b) Quais são suas características?
R: Alta velocidade de acesso, Proximidade do processador, Alto custo, Baixa capacidade de armazenamento.
c) Qual é a sua importância?
R: Minimizar a disparidade existente entre a velocidade com que o processador executa instruções e a velocidade dos dados que são acessados na memória principal.
d) Porque os processadores possuem tão pouca memória cache (alguns MB)?
R: Por ter um custo muito alto.
18. O que é o princípio da localidade espacial?
R: O Princípio da Localidade Espacial diz que há uma probabilidade de acesso maior para dados e instruções em endereços próximos àqueles acessados recentemente. Isso também é verdade porque os programas são sequenciais e usam de repetições. Sendo assim, quando uma instrução é acessada, a instrução com maior probabilidade de ser executada em seguida, é a instrução logo a seguir dela. Para as variáveis o princípio é semelhante. Variáveis de um mesmo programa são armazenadas próximas uma às outras, e vetores e matrizes são armazenados em sequência de acordo com seus índices. Baseado neste princípio, o Sistema de Memória tende a manter dados e instruções próximos aos que estão sendo executados no topo da Hierarquia de Memória.
19. O que é o princípio da localidade temporal?
R: O Princípio da Localidade Temporal diz que um dado acessado recentemente têm mais chances de ser usado novamente, do que um dado usado há mais tempo. Isso é verdade porque as variáveis de um programa tendem a ser acessadas várias vezes durante a execução de um programa, e as instruções usam bastante comandos de repetição e sub-programas, o que faz instruções serem acessadas repetidamente. Sendo assim, o Sistema de Memória tende a manter os dados e instruções recentemente acessados no topo da Hierarquia de Memória.
20. Considere uma MP associada a uma memória cache com 128KB. Essa memória cache possui 1k linhas. O método de acesso usado é o associativo. Em dado instante o processador realiza um acesso, colocando o seguinte endereço (expresso em algarismos hexadecimais): C92FB4E. Determine qual deverá ser o valor hexadecimal para o campo rótulo desse endereço.
0000 = 0 0001 = 1 0010 = 2 0011 = 3 0100 = 4 0101 = 5 0110 = 6 0111 = 7 1000 = 8 1001 = 9 1010 = 10 = A 1011 = 11 = B 1100 = 12 = C 1101 = 13 = D 1110 = 14 = E 1111 = 15 = F
C92FB4E = 11001001001011111011010011(10) = os dois últimos usados para dados
0011001001001011111011010011 = o resultado e do último pro primeiro adicionando dois 00 a esquerda = 324BED3.
21. Qual é, em termos gerais, a distinção entre a organização e a arquitetura do computador?
R:Arquitetura , atributos de sistema que são visíveis para o programador, atributos que têm impacto direto sobre a execução lógica de um programa, Conjunto de instruções, número de bits utilizados para representar dados, mecanismos de E/S e técnicas de endereçamento de memória.
Organização, Refere-se às unidades operacionais e suas interconexões que implementam as especificações da sua arquitetura, Detalhes de hardware transparentes ao programador, tais como, sinais de controle, as interfaces entre o computador e os periféricos e a tecnologia de memória utilizada. 
22. Quais são as quatro funções principais de um computador?
Processamento, armazenamento, movimentação e controle. 
23. O que é um computador de programa armazenado?
É um computador que obtém dados e instruções a partir da memória, pode ser modificado apenas pela atribuição de valores as posições de memória.
24. Faça o cálculo de formato de endereço para memórias cache com mapeamento direto. Considere uma MP com 64MB de capacidade associada a uma memória cache que possui 2K linhas, cada uma com largura de 16 bytes. Determine o formato do endereço para ser interpretado pelo sistema de controle da cache.
R: Capacidade da MP = 64MB = 226, cada endereço tem 26 bits, Blocos de 16B Total de blocos = 64MB / 16B = 4M = 222 , Cada bloco tem endereço de 22 bits , Capacidade da cache = 2K x 16B = 32KB = 215 
Total de linhas = 2K = 211, cada linha tem 11 bits , Tag do bloco tem 11 bits = total de bits do bloco menos o de linhas.
	TAG = 11 bits
	Linhas = 11 bits
	end de byte = 4 bits
25. 	Explique o que é uma interrupção, quais as suas vantagens e desvantagens e como o ciclo de interrupção é adicionado ao ciclo normal de uma instrução. Fale ainda sobre as múltiplas interrupções.
R: Quando se trata de linhas de barramentos dedicados é correto afirmar que suas linhas são dedicadas para apenas uma funcionalidade, transportar dados ou endereços. Dessa forma torna-se possível a realização das tarefas em paralelo, descongestionando as linhas do barramento e tornando a transferência de informações muito mais rápida. A desvantagem é que com essa estrutura há um aumento da estrutura do sistema e consequentemente do seu custo.
A Multiplexação das linhas de um barramento ocorre quando informações como, dados e endereços, são transmitidas pelo mesmo conjunto de linhas, as quais são controladas por uma linha de endereço de controle. Quando a transferência de dados é iniciada o endereço é colocado no barramento e a linha de endereço é ativada, neste momento os módulos do sistema tem um determinado tempo para copiar este endereço e verificar se os dados referentes ao endereço são endereçados a ele. Após esse período o endereço é removido do barramento e as mesmas linhas utilizadas para o transporte do endereço dão vez a transferência dos dados subsequentes, sejam eles de leitura ou escrita. A vantagem da multiplexação é possibilitar o uso de poucas linhas, economizando espaço e custo, porém a partir do momento em que se usam as mesmas linhas para tarefas diferentes, a possibilidade dos eventos ocorrerem em paralelo é excluída podendo existir uma redução no desempenho.
26. As linhas de um barramento podem ser classificadas em dois tipos genéricos: dedicadas e multiplexadas. Comente sobre elas, ressaltando suas vantagens e desvantagens
	R: Uma interrupção como o nome sugere é uma interrupção na sequência de instruções do processador para a execução de um outro conjunto de instruções prioritários. O processador tem um ciclo sequencial de execução de instruções, quando ocorre uma interrupção o processador para de o programa em execução, salva o que seria o próximo passo a ser executado em uma pilha de controle e começa a executar a requisição de interrupção, quando termina o processador acessa a pilha de controle e volta a execução do processo anterior. As múltiplas interrupções são interrupções dentro de um processo de interrupção, nesse caso o processador executa os processos com maior prioridade e faz o controle de retorno pela pilha de controle. Uma das vantagens das interrupções se da pelo processador não precisar verificar constantemente, por exemplo, os módulos de entrada e saída, essas verificações tomam tempo de processo desnecessários, contudo as desvantagens são que ainda sim o processador tem papel ativa na comunicação entre os dispositivos, mesmo que faça somente uma ponte. Isso toma tempo de processamento, ainda que menor, e tempo de execução pois a velocidade de comunicação dos dispositivos são inferiores a do processador.
27. Fale sobre os três tipos de barramentos: endereço, dados e controle.
Linhas de dados - fornecem um caminho para a transferência de dados entre os módulos do sistema. Possui tipicamente 8, 16 ou 32 linhas é conhecido como largura do barramento de dados, constitui em parâmetro fundamental para o desempenho global do sistema.
Linhas de endereço - São utilizadas para designar a fonte ou o destino dos dados transferidos pelo barramento de dados. Endereçam também as portas de E/S.
Linhas de controle - Usadas para controlar o acesso e a utilização das linhas de dados e de endereço. Proporcionam uma maneira de controle já que as linhas de dados e de endereço são compartilhadaspor todos os componentes. 
28. Cálculo de formato de endereço para memórias cache com mapeamento associativo por conjunto. Considere uma MP com 64MB de capacidade associada a uma memória cache que funciona com mapeamento associativo por conjunto de 4 e que possui 32KB de capacidade, com linhas de largura de 16 bytes. Determine o formato do endereço para ser interpretado pelo sistema de controle da cache.
64MB = 64*1024*1024 = 67.108.864
Linhas = 67.108.864/ 32.768 = 2048/4 = 512 = 29
67.108.864/16 = 4.194.304 = 222
32 = 32*1024 = 32.768/16 = 2048/4 = 512 = 29
	rotulo = 13 bits
	conjunto = 9
	palavra = 4 bits
29. Explique a arquitetura de barramento de alto desempenho, também conhecida como Arquitetura Mezanino, e mostre suas vantagens. 
R:Na arquitetura de barramento tradicional, pode-se conectar controladores de E/S diretamente no barramento, Porém não é tão eficaz quando se tem um desempenho maior no dispositivo de E/S. Uma solução mais eficiente foi a utilização de um barramento de alta velocidade que esteja integrado ao restante do sistema, exigindo apenas um ponte entre o barramento do processador e o de alta velocidade. 
30. Explique a necessidade dos algoritmos de substituição para o mapeamento associativo e porque esses algoritmos não servem quando se trabalha com o mapeamento direto.
R: Os algoritmos de substituição são necessários nos mapeamentos associativos pelo fato de que não há linhas endereçáveis na cache, ou seja, os endereços de rótulo são únicos e não são referenciados a um endereço de linha, quando o processador necessita de um bloco da memória principal ele precisa decidir qual bloco retirar da memória cache, os algoritmos de substituição visam otimizar esse processo. No método de mapeamento direto não há necessidade desses algoritmos, visto que os endereços de linhas da cache são fixos, há vários blocos da memória principal que são referenciados a uma linha da cache, então, quando o processador necessita transferir um bloco da memória principal para a cache o processador apenas substitui o bloco que estava armazenado anteriormente no mesmo endereço predefinido. 
31. Sobre os elementos da memória cache, fale sobre as funções de mapeamento direto e associativo. Cite pelo menos uma vantagem e desvantagem de cada.
R: O mapeamento direto tem a função de organizar os blocos da memória principal de maneira rápida e simples, o mapeamento é feito por um sistema de rótulo, linha e palavra. A palavra é definida pelos p bits menos irrelevantes do endereço de memória, o s é composto pelos bits restantes e representa um dos blocos na memória principal. Esse bloco forma o rótulo, pela fórmula s - r bits, onde r representa o número de bits endereçáveis de linhas na memória cache. O sistema de identificação funciona com o processador buscando o endereço de r bits nas linhas da cache, quando encontra a linha verifica se o endereço do rótulo r - s é o mesmo posto na linha da cache, caso seja o processador utiliza os p bits para buscar a palavra, caso não seja o processador utiliza os s bits para buscar o bloco na memória principal, os bits em p são zerados na medida que o processador transferirá para a cache o números de palavras que compõem o bloco. Esse sistema tem uma vantagem de ser simples e de baixo custo, porém quando o processador necessita de palavras localizadas em dois blocos distintos mapeados em uma mesma linha da cache as requisições se tornam constante o que diminui a efetividade.
	O mapeamento associativo vem para resolver as limitações do mapeamento direto, os sistema utilizado consiste em um único rótulo de s bits, ou seja, retira-se os mesmos p bits do endereço de memória e os s bits restantes formarão o rótulo. O modo de acesso às palavras é feito com o processador buscando o rótulo em todas as linhas da memória cache, caso encontre utiliza-se os p bits para a encontrar a palavra dentro da linha, caso contrário, o processador utiliza os s bits de endereço para buscar o novo bloco na memória principal, os bits em p são zerados na medida que o processador transferirá para a cache o números de palavras que compõem o bloco. Esse sistema acaba com blocos distintos endereçados na mesma linha, e oferece maior flexibilidade na troca de blocos armazenados na cache por meio de algoritmos específicos de substituição. Por outro lado, o custo de sistema e a complexidade do circuitos pesam contra esse método.
32. Seja uma (MP) com espaço de endereçamento de 4GB. Vamos assumir que a cache associada a esta memória RAM (MP) possui um tamanho correspondente a 64 Kbytes. Os dados são transferidos entre a memória principal e a memória cache em blocos de 64 bytes. Determine o cálculo de formato de endereço para memórias cache com mapeamento direto. Explique, segundo o diagrama mostrado no slide 27 da aula 20 como funciona o mapeamento direto, dado as especificações acima e o seguinte endereço: 00040C48 (hex).
R: MP → 4 * 1024 * 1024 * 1024 = 4.294.976.296 bytes(2^32)
	 Cache → 64 * 1024 = 65.536 bytes(2^16)
	 Linhas Memória Cache → 65.536/64 = 1024(2^10)
	 Blocos MP → 4.294.976.296/64 = 67.108.864(2^26)
	 Bits para palavras = 6
	 Bits para linhas = 10
	 Bits para Rótulo = Blocos MP - Bits para Linhas = 16
	 00040C48 → {0000000000000100}[0000110001](001000) 
			 Rótulo Linha Dados
A memória cache recebe um endereço de 16 bits. Um número de linha de 10 bits é utilizado como índice para acessar uma determinada linha de memória cache. Caso o número contido no campo de rótulo de 16 bits seja igual ao número do rótulo armazenado nessa linha, então o número no campo de palavra de 6 bits será utilizado para selecionar um dos 64 bytes da linha. Caso contrário, os 26 bits que compõem os endereços de um dos blocos na MP e os 16 bits que compõe o rótulo serão utilizados para obter o bloco na memória principal. O endereço realmente usado para obter o bloco é composto por esses 26 bits seguidos de dois bits de valor 0. São trazidos os 64 bytes localizados a partir deste endereço de início de bloco.
33. O processamento necessário para a execução de uma instrução é chamado de ciclo de instrução. O que é o ciclo de busca-decodifica-executa instrução?
Um ciclo de instrução (também chamado de ciclo de busca e execução ou ciclo busca-execução) é o período de tempo no qual um computador lê e processa uma instrução em linguagem de máquina da sua memória ou a sequência de ações que a CPU realiza para executar cada instrução em código de máquina num programa.
34. Como o ciclo de instrução é modificado para acomodar o ciclo de interrupções? Explique.
R: Quando o processador recebe um sinal de interrupção o mesmo salva o conteúdo dos registradores referente a instrução que estava sendo executada na pilha de controle, identifica a origem da interrupção obtendo o endereço da mesma, logo em seguida executa as instruções da interrupção. Quando as instruções da interrupção chegam ao fim o processador busca na pilha de controle as informações do programa que estava sendo executado anteriormente e as coloca de volta nos seus respectivos registradores e da continuidade a sua execução.
35. Seja uma MP constituída de blocos com largura de 32 bytes, associada a uma cache com 128KB: a cache usa mapeamento por conjunto de 4. Em dado instante o processador realiza um acesso, colocando o seguinte endereço (expresso em algarismos hexadecimais): 3FC92B6. Determine qual deverá ser o valor binário do conjunto que será localizado pelo sistema de controle da cache.
R:MP → 2^28 = 268435456 bytes 
	 Blocos na MP → 268435456/32 = 8388608 → 223
	 Cache → 128KB *1024 = 217 → 131072 bytes
	 Quantidade de linhas da Cache → 131072/32 = 4096 → 212
	 Quantidade de conjuntos → 4.096/4 = 1024 → 210	
 3FC92B6 → 00111111110010010010101(10110) → Bits para dados
 0011111111001(0010010101) → Bits de endereço do conjunto
36. Quais as diferenças entre memória RAM Dinâmica e memória RAM Estática?
basicamente as RAMs dinâmicas, são as que são formadas porminúsculos circuitos de capacitores e necessitam de refresh constante. É como se a todo instante houvesse a necessidade da memória ser lembrada para não esquecer a informação que está guardando;
já as estáticas, usam uma arquitetura mais complexa, formada por flip-flops e não necessitam desse refresh o que torna sua velocidade muito maior.
37. Apresente e descreva os principais componentes da arquitetura de von-Neumann existente nos computadores atuais.
R: O projeto de arquitetura de von-Neumann consiste em armazenar dados e instruções em uma mesma memória de leitura e escrita, onde as informações são endereçadas de acordo com a sua posição na memória independente dos dados nela contido. A execução das instruções contidas na memória ocorrem de forma sequencial, alterando-se a forma de leitura(execução) apenas quando o computador é instruído para tal, dando origem a um desvio no fluxo de execução ou um fluxo repetitivo de execução.
38. Descreva os tipos de registradores existentes na CPU. Exemplifique-os com os registradores PC, IR, AC.
R: No início de cada ciclo de instrução o processador busca uma instrução na memória e a guarda no IR - Registrador de Instruções. O registrador chamado de contador de instruções ou contador de programas(PC - Program Counter) é usado para guardar o endereço da próxima instrução a ser buscada na memória. O Acumulador(AC) é o único registrador de dados do processador, onde todas as informações solicitadas pelas instruções armazenadas no IR, sejam apenas para leitura ou gravação são guardadas temporariamente enquanto as instruções são executadas.