arq de comp 3

Prévia do material em texto

Questão 1 – valor = 1,5 pts 
 
Analise a afirmação a seguir apresentada: 
Sistemas de numeração posicionais de base superior a base 10 não podem efetuar 
operações de multiplicação ou divisão de forma direta, como acontece em sistemas de 
bases de valor 10 ou inferior. Tais operações, naqueles sistemas, são realizadas por 
sucessivas somas (no caso da multiplicação) ou subtrações (no caso da divisão). 
Indique se esta afirmação é VERDADEIRA ou FALSA e o por que de sua escolha. 
 
Questão 2 – valor = 2 pts 
 
Sabe-se que um processador é responsável pela execução direta de pequenas operações, 
denominadas de primitivas, por serem bem simples, tais como: somar dois números ou 
mover um dado de um local para outro de armazenamento. Cada uma destas operações é 
formalmente representada no hardware por um grupo de bits, que denomina-se Instrução 
de Máquina (IM). O algoritmo de execução de cada uma das operações, definidas no 
projeto de um processador, é identificado na IM por um código binário, um para cada 
instrução. 
 a) Como é denominado este algoritmo? 
 b) Quantos bits seriam necessários para se codificar 219 instruções em um 
processador? Justifique sua resposta 
 
 Questão 3 – valor = 2 pts 
 
Considere a organização, a arquitetura e os componentes funcionais de computadores e 
analise as afirmações a seguir referentes ao assunto, indicando, justificadamente, 
em cada uma, se é VERDADEIRA ou FALSA: 
 
A) As linhas (ou fios) de um barramento são classificadas em três grupos, de acordo 
com a sua função: para dados, para endereços e para controle. Cada linha (fio) 
pode conduzir apenas 1 byte por vez, sendo assim, o número total de linhas (fios) 
define quantos bytes podem ser transferidos por vez, bem como qual deve ser o 
total de pinos de um processador conectado a este barramento. 
 
B) A temporização de um barramento define o modo por meio do qual os eventos 
nesse barramento são coordenados. Todo barramento possui dois relógios, um 
para transmissão em um sentido e outro para transmissão no sentido inverso. 
 
Questão 4 – valor = 1,5 pts 
 
Comparando a operação de entrada/saída de um computador e seus métodos, explique de 
forma textual por que a metodologia de DMA-Direct Memory Access é mais eficaz do que de 
E/S por programa executado? 
 
 
 
 
Questão 5 - valor = 3 pts 
 
Analise as opções a seguir e indique qual é VERDADEIRA e qual delas é FALSA e o por que de 
cada opção? 
 
0,5 pts a) uma boa relação de tempo entre tipos de memória é entre as cache L1, com uma 
faixa razoável entre 1 a 5 nanosegs e os discos rígidos (HDs), com tempos de acesso da 
ordem de 10 a 40 microsegs 
 
0,5 pts b) em geral, as memórias principais são fabricadas em pentes (módulos), sendo do 
tipo DRAM (RAM dinâmicas), enquanto as memórias cache são fabricadas do tipo SRAM 
 
0,5 pts c) Considere um computador que possua uma memória principal, no qual a parte 
de endereços (barramento de endereços-BE) tem uma largura de 24 bits e a parte de 
dados (barramento de dados – BD) tem largura de 32 bits; cada transferência de dados 
(ciclo de máquina ou de memória) gasta 20 ns (nanosegundos). Em cada acesso feito pelo 
processador à memória, seja para leitura ou escrita, são transferidos 8 Bytes de dados. 
1,5 pts d) Considere informações a seguir: 
• • O número de bits por pulso de clock transferidos em uma memória DDR-SDRAM 
é 64 bits; 
• • Uma memória DDR-800, por exemplo, possui um clock real de 400MHz e um 
efetivo de 800MHz; 
• • Como qualquer chip DDR2-SDRAM é classificado com o dobro do clock máximo 
suportado, o clock que deverá ser levado em conta é 400 x 2 = 800 MHz; daí ela ser 
identificada por DDR2-800 e não 400. 
• • Dessa forma, uma memória DDR-1066 terá uma largura de banda (taxa de 
transferência) calculada de aproximadamente 10.666 MB/s. Esta informação está correta? 
Por que? 
 
 
1) Falsa. Todos os sistemas de numeração posicionais podem ser feitos de forma direta, 
se as operações forem realizadas com aritmética da base desejada, ou indireta usando 
a base 10 como intermediária. 
2) A) Ciclo de instrução. 
B) Um código de operação com 8 bits. Com um código de 7 bits (27) realiza apenas 128 
instruções, mas com um código de 8 bits (28) realiza 264 instruções, o que o torna ideal 
para realizar 219 instruções. 
 3) A) Falso. Cada fio do barramento pode conduzir apenas 1 bit por vez (1byte = 8 bits) e 
a quantidade de fios é o que define quantos bits podem ser transferidos por vez e o 
total de pinos de um processador ligado ao barramento. 
 B) Falso. O barramento possui apenas um relógio (isso se for síncrono, pois o 
assíncrono não possui relógio), que sincroniza o funcionamento do barramento e a 
ocorrência e duração de todos os eventos. 
 4) Na metodologia S/E por programa, a UCP fica permanentemente ocupada durante a 
operação, pois o processador envia uma requisição de leitura / escrita de dados e fica 
aguardando o término da operação e como as operações de E/S são muito mais lentas 
do que as da UCP, há grande desperdício da UCP. Enquanto na DMA é permitida a 
transferência de dados diretamente entre o controlador e a memória principal, sem a 
intervenção da UCP, que só acionada no início e no término da operação. Com isso a 
UCP pode realizar tarefas que não exigem acesso ao barramento, usando a memória 
cache por exemplo. 
5) A) Falsa. A cache L1 tem uma faixa de tempo de acesso entre 1 e 5 nanosegs, porém o 
HD tem o tempo de acesso da ordem de 10 a 40 microsegs. 
 B) Verdadeira. A memória DRAM armazena informações por um curto período de 
tempo e necessita realizar um refresh, que causa efeitos colaterais como aumento no 
consumo de energia e redução de velocidade. A memória SRAM não necessita de 
refresh e seu consumo de energia é menor, mas o custo é maior. 
 C) Falsa. Se o BD tem largura de 32 bits, então ele transfere 32 bits em cada acesso e 
como 1 Byte = 8 bits, este valor equivale a 4 Bytes (32 bits = 4 Bytes). 
 D) A afirmação é falsa. A taxa de transferência é de 8528 MB/s. 
 Larg = clock * n° de bits/ 8 
 Larg = 1066000000 * 64/ 8 = 1066000000 * 8 = 8528 MB/s