ARM é um processador de dois operandos; (_) instruções do tipo load-store têm um opcode formado por 4 bits. (_) O ARM é capaz de distinguir entre a...

ARM é um processador de dois operandos;
(_) instruções do tipo load-store têm um opcode formado por 4 bits.
(_) O ARM é capaz de distinguir entre a manipulação de uma palavra e a de um byte.

Agora, selecione a alternativa correta.
• F; V; F; V.
✓ V; F; F; V.
• V; F; F; F.
• F; F; F; V.
• V; F; V; V.
Resposta correta: de imediato, pode-se descartar a alternativa de dois operandos: como o ARM é
derivado do RISC, manipula três operandos. Por meio dos formatos, podemos notar a presença de cinco
classes de instruções (de “000” a “101”). Tais bits serão manipulados, pela unidade de controle, para
gerar os sinais de ativação dos submódulos internos. As instruções load e store (classes 2 e 3) não
necessitam de opcode, visto que são diferenciadas pelo valor de “L” ( bit 20). Ainda nas classes 2 e 3,
podemos observar a presença do campo “B” ( bit 22) para diferenciar a forma de manipulação (palavra
ou byte). e blocos são divididas em LRU, em LFU e em
FIFO. Ainda quanto à substituição dos blocos, podemos destacar as políticas de escrita, de write-
back e de write-through. Para esta questão, analise o texto a seguir e complete as lacunas
apropriadamente.
A estruturação de uma memória cache pode ser dividida nos seguintes campos: ____ (que contém a
identificação do bloco) e o próprio conteúdo do bloco. Além desses dois campos básicos, podemos
encontrar um campo que informa a última utilização do bloco, quando a política de escrita for do tipo
____; um campo que informa a quantidade de acessos ao bloco, quando for usado o ____ ; e um
campo que indica se o bloco foi modificado, quando a política de escrita for do tipo ____.
Assinale a alternativa que contém a ordem correta de preenchimento.

• Tag; FIFO; LFU; write-back.
• Content; LRU; LFU; write-back.
✓ Tag; LRU; LFU; write-back.
• Tag; LFU; LRU; write-back.
• Tag; LRU; LFU; write-through.
Resposta correta: realmente, o campo relativo à identificação do bloco é denominado tag. Os blocos
adicionais estão vinculados às demais políticas da cache. Por exemplo, no caso da LRU (least recently
used – em português, menos recentemente usada), devemos armazenar o momento da última utilização
do bloco. Por outro lado, na LFU (least frequently used – em português, menos frequentemente usado),
deve-se armazenar a frequência da utilização do bloco. Por fim, quando se usa a política de escrita do
tipo write-back, devemos armazenar um bit, indicando se o bloco foi ou não modificado, para que, no
processo de substituição desse bloco, possa haver a atualização da memória de nível abaixo de forma
apropriada.

7. Pipeline e superescalaridade são exemplos de técnicas baseadas no processamento paralelo para
buscar aumento de performance computacional. A ideia básica do pipeline consiste em tentar
antecipar o início de execução de uma nova instrução antes da finalização do ciclo de instrução
anterior. Por outro lado, na superescalaridade, ocorre a replicação de unidades funcionais, de
modo que se tenha a possibilidade de duas ou mais instruções serem executadas simultaneamente. Sabe-se, também, que o ciclo de instrução consiste nas seguintes etapas, que
são realizadas por módulos dedicados: (a) busca da instrução; (b) decodificação da instrução; (c)
busca dos operandos; (d) execução; e (e) escrita dos resultados.
Considere cada módulo especificado a seguir e assinale, com “P”, os que se relacionam
ao pipeline; com “S”, os que se integram à superescalaridade; e, com “A”, os que participam tanto
da abordagem com pipeline quanto da abordagem superescalar:

(_) módulo de busca da instrução;
(_) módulo de decodificação da instrução;
(_) módulo de busca dos operandos;
(_) módulo de execução;
(_) módulo de escrita do resultado.

Agora, assinale a alternativa que contém a sequência que você julgue ser a correta.
• P; P; P; S; P.
• P; P; S; S; P.
✓ P; P; P; A; P.
• P; P; P; P; P.
• P; P; P; A; A.
A resposta está correta. O pipeline pode ser aplicado a todas as etapas do ciclo de instrução.


• F; V; F; V.
✓ V; F; F; V.
• V; F; F; F.
• F; F; F; V.
• V; F; V; V.