Na implementação de um módulo somador em um FPGA é preciso instanciar outros módulos somadores de 1 bit. Que declarações devemos usar para criar um código VHDL reutilizável, que tenha parâmetros que definam o tamanho do somador em bits, sem precisar aumentar ou diminuir o número de módulos instanciados?