Vamos analisar as alternativas em relação ao funcionamento do Flip-Flop Tipo D: (A) A saída Q sempre inverte seu estado quando o clock está em nível alto. - Incorreto, pois o Flip-Flop Tipo D não inverte seu estado continuamente enquanto o clock está alto; ele captura o valor da entrada D na borda do clock. (B) As entradas J e K sejam mantidas sempre em nível lógico 1, forçando a comutação. - Incorreto, isso se refere ao Flip-Flop JK, não ao Tipo D. (C) A entrada D seja conectada ao clock e a entrada D barrado ao Reset. - Incorreto, a entrada D não é conectada ao clock, mas sim o clock é usado para capturar o valor de D. (D) A entrada D seja conectada ao Set e sua negação D ao Reset, garantindo que S e R nunca sejam iguais. - Incorreto, isso também se refere a um tipo diferente de Flip-Flop. (E) A saída Q só mude de estado na borda de descida do pulso de clock. - Correto, o Flip-Flop Tipo D muda seu estado na borda do clock (pode ser na borda de subida ou descida, dependendo do projeto, mas geralmente é na borda de subida). Portanto, a alternativa correta é: (E) A saída Q só mude de estado na borda de descida do pulso de clock.