Atividade Prática Logica Programavel nota 100

Prévia do material em texto

CENTRO UNIVERSITÁRIO INTERNACIONAL UNINTER 
ESCOLA SUPERIOR POLITÉCNICA 
BACHARELADO EM ENGENHARIA ELÉTRICA 
DISCIPLINA LÓGICA PROGRAMÁVEL 
 
 
 
 
ATIVIDADE PRÁTICA LÓGICA PROGRAMÁVEL 
 
 
 
 
 
 
 
 ALUNOS: ANTÔNIO CARLOS ISIDIO 
 GLEISSON RODRIGO DE ALCÂNTARA 
 PROFESSOR: EDERSON CICHACZEWSKI 
 
 
 
 
 
 
 
 
PATOS DE MINAS-MG 
2021 
 
 
 
 
 
SUMÁRIO 
 
1.INTRODUÇÃO.......................................................................................................................1 
2 OBJETIVOS............................................................................................................................1 
3 PROCEDIMENTOS ..............................................................................................................2 
3.1 MATERIAL UTILIZAÇÃO...............................................................................................2 
4. OPÇÕES DE CIRCUITO A SER PROJETADO/MONTADO .......................................3 
 
4.1 PROCEDIMENTOS DE MONTAGEM DA FONTE DE ALIMENTAÇÃO DE 5V 
PARA TESTE DO CIRCUITO LÓGICO........................................................................3 
 
5 RESULTADO DO EXPERIMENTO..................................................................................5 
6 CONCLUSÃO.......................................................................................................................18 
7 REFERÊNCIAS BIBLIOGRÁFICAS ..............................................................................19 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
1 
 
 
1. INTRODUÇÃO 
 
 Atualmente, quando se fala em embarcados, pensou em Arduino ou placas 
programáveis etc. Brincadeiras à parte, a programação de dispositivos eletrônicas virou sinônimo 
para o ponto de partida nesse admirável mundo de controle e automação. Todavia, existem uma 
gama de outros componentes, arquiteturas e tecnologias disponíveis por aí, e uma delas é a 
tecnologia das FPGAs. 
Quando você compra um chip pronto, como um Cyclone IV você é capaz de alterar o programa 
que ele irá executar. Porém a arquitetura do chip é a mesma, e se você quiser algo diferente, terá 
que alterar a programação interna do componente. As FPGAs surgiram como fruto de um extenso 
trabalho de desenvolvimento e pesquisa mirando o cálice sagrado do hardware reconfigurável – 
um chip capaz de ter sua lógica digital dinamicamente reconfigurada, de acordo com a 
necessidade. 
Esse modelo de chip permite a criação de arquiteturas personalizadas de acordo com a 
necessidade de cada projeto ou aplicação. Em outras palavras: com FPGA é possível desenvolver 
uma arquitetura computacional e programar uma série de instruções que irão controlar a 
arquitetura criada. 
 
2. OBJETIVO 
 
Entender o funcionamento de um circuito lógico combinacional implementando em 
dispositivos FPGA, comparando com dispositivos equivalente em circuitos integrados TTL para 
provar seu funcionamento. 
 
3. PROCEDIMENTOS 
Este experimento consiste em realizar 2 montagens de 1 circuito lógico combinacional, a 
ser escolhido pelo aluno, entre as opções listadas no item 4.1. 
As 2 montagens são: 
1ª – Em protoboard montar o circuito lógico escolhido utilizando circuitos integrados 
TTL (portas AND, OR, NOT). 
2ª – No kit FPGA em conjunto com um protoboard (para montagem de chaves e LEDs; 
 
2 
 
incluindo os resistores necessários) testar o projeto VHDL do circuito lógico escolhido, 
gravando no chip Cyclone II. 
Deve-se realizar o comparativo entre a operação do projeto implementado no kit FPGA 
Cyclone II e o circuito lógico com circuitos integrados TTL. 
O teste a ser realizado deve ser a comprovação da operação dos circuitos com base em sua 
tabela verdade, testando todas as combinações. 
Deve ser implementado o código VHDL em um projeto criado no ambiente Altera Quartus 
II, associando-se às portas de entrada e saída definidas na entidade de projeto os pinos do 
kit Cyclone II por meio da ferramenta Pin Planner do Quartus II. 
Observações sobre a tensão de alimentação e tensão aplicável aos pinos de entrada e saída: 
- No kit FPGA Altera Cyclone os pinos de I/O operam com níveis de tensão de 0V a 3,3V. 
- Para os circuitos integrados TTL deve-se utilizar uma fonte de alimentação específica de 
5V, sendo que os seus pinos de I/O irão trabalhar com níveis de tensão de 0V a 5V. 
* Não deve haver interconexão entre o circuito de teste do projeto realizado no kit FPGA 
Cyclone com o circuito de teste do circuito lógico combinacional com circuitos integrados 
TTL, visto que ambos trabalham com tensão diferente de operação das suas portas de I/O. 
 
Experimento – Circuito Lógico em VHDL 
 
 
3.1 MATERIAL UTILIZADO 
 
 
Componentes 
Quantidade Material Utilizado Kit Número da Caixa Código Uninter 
1 FPGA CYCLONE II Turing 12 0301129 
1 SN74LS04N* (NOT) Boole 8 0202074 
1 SN74LS08N* (AND) Boole 8 0202075 
1 SN74LS32N* (OR) Boole 8 0202077 
1 Fonte de Alimentação Turing 12 0301130 
1 Kit Cabos Rígidos Edison 6 0101070 
1 Terminal Parafuso 3P Edison 6 0104067 
1 Cabo Flexível Azul Edison 6 0101065 
1 Cabo Flex. Amarelo Edison 6 0101066 
Equipamentos / Ferramentas 
Quantidade Descrição Kit Número da Caixa Código Uninter 
 
1 
Osciloscópio / 
Analisador Lógico 
Boole 
7 
 
0201071 
1 Multímetro Edison 1 0101001 
 
3 
 
1 Adaptador AC Edison 3 0101003 
1 Fonte Ajustável Edison 3 0101004 
1 Protoboard Edison 2 0101002 
1 Chave Philips - Ponta 
Nº 0 (3mm 1/8”) 
Não incluso no kit, necessário providenciar. 
*Não necessariamente as letras do código do circuito integrado que está no kit 
 
 
 
 
4. OPÇÕES DE CIRCUITO A SER PROJETADO/MONTADO 
O circuito lógico a ser projetado em FPGA e montado com portas lógicas deve ser 
escolhido entre os definidos pelas expressões lógicas abaixo: 
 
Opção 1: S = (A AND (NOT B)) OR ((NOT A) AND B) 
Opção 2: S = ((NOT A) OR (NOT B)) AND (NOT C) 
Opção 3: S = NOT ((A AND B) OR C) 
Opção 4: S = (A AND B) OR (A AND C) OR (B AND C) 
 
4.1 Procedimentos de Montagem da Fonte de Alimentação de 5V para Teste do Circuito 
Lógico TTL 
 
1º Passo: Conectar os cabos de saída do adaptador AC ao conector IN da fonte ajustável, os dois 
cabos podem ser inseridos em qualquer posição do conector, então conectar o adaptador AC à 
rede elétrica. Regular a sua tensão de saída para 5V±5%, medindo com o multímetro, 
conectando a ponteira vermelha na saída OUT 
+ e a ponteira preta na saída OUT -, estando a chave seletora na posição de medição de 
tensão na escala de 20V e com o botão —̄¯̄ —̄̄ ¯̄ —̄ /~ não pressionado para a medição DC. 
Após este ajuste desconectar o adaptador AC da rede elétrica (será ligado novamente apenas 
depois de estar com todo o circuito montado). 
 
2º Passo: Realizar as conexões da entrada de alimentação: 
 Conectar no protoboard o terminal de parafuso, que irá receber a entrada de 
alimentação, nos pontos d2, d4 e d6. 
 Inserir um cabo rígido vermelho entre o ponto b2 e o primeiro ponto da coluna de 
VCC. 
 Inserir um cabo rígido azul entre o ponto b4 e o primeiro ponto da coluna de GND. 
 
4 
 
 Utilizar dois cabos flexíveis, um da cor azul e outro da cor amarela, ambos 
com comprimento de 10cm e com suas pontas desencapadas, expondo 0,5cm do 
cabo. Então ligar uma das extremidades do cabo azul no terminal OUT (–) da fonte 
ajustável e uma das extremidades do cabo amarelo no terminal OUT(+) da fonte 
ajustável. Então ligar a outra extremidade do cabo azul no terminal de parafuso que 
está na posição b4 do protoboard e a outra extremidade do cabo amarelo no terminal 
de parafuso que está na posição b2 do protoboard. 
 
5. Resultados do Experimento 
 
Indique previamente a opção de circuito escolhida e elabore o relatório, conforme 
o modelo, apresentando os seguintes resultados: 
 
1) Apresente o diagrama esquemático e a tabela verdade do circuito escolhido. 
 
 
Figura 01 : S= (A AND (NOT B)) OR ((NOT A) AND B) 
 
 
Tabela verdade do circuito 
 
A B C S 
0 0 0 1 
0 0 1 0 
0 1 0 1 
0 1 1 0 
1 0 0 1 
1 0 1 0 
1 1 0 0 
1 1 1 0 
 
 
5 
 
 
 
1 Apresente a descrição VHDL do circuito lógico escolhido, devidamente comentada. 
 
 
Descrição código VHDL 
 
 
 
 
 
 
 
 
6 
 
 
 
 
2 Apresente a associação dos pinos do FPGA feita na ferramenta Pin Planner. 
 
Figura 02 : Pinos de entrada e saída cyclone IV 
 
3 Apresente o diagrama de tempo da simulação VWF do circuito implementado em VHDL no 
Quartus II com todas as condições da tabela verdade. 
 
Figura 03 : Condição C acionado saída em zero. 
 
7 
 
Figura 04 : Condição B acionado saída em um. 
 
 
Figura 05 : Condição B e C acionado saída em zero. 
 
 
Figura 06 : Condição A acionado saída em um.. 
 
 
8 
 
 
Figura 06 : Condição A e C acionado saída em zero. 
 
 
Figura 07 : Condição A e B acionado saída em zero. 
 
 
Figura 08 : Condição A,B e C acionado saída em zero. 
 
 
 
9 
 
4 Apresente fotos da montagem do circuito de teste, tanto do kit FPGA como do circuito 
combinacional com portas lógicas. Inclua telas do Analisador Lógico apresentando os 
valores das entradas e da saída correspondente. 
Figura 01: Portas lógicas com as entradas A,B,C em baixa saída em alta. 
Figura 02: Portas lógicas com as entradas A,B em zero e C em um, saída em zero. 
 
 
10 
 
Figura 03: Portas lógicas com as entradas A,C em zero e B em 1, saída em 1. 
 
Figura 04: Portas lógicas com as entradas A em zero e B ,C em 1, saída em 0. 
Figura 05: Portas lógicas com as entradas A em 1 e B ,C em zero, saída em 1. 
 
11 
 
Figura 06: Portas lógicas com as entradas A,C em 1 e B em zero, saída em 0. 
Figura 07: Portas lógicas com as entradas A,B em 1 e C em zero, saída em 0. 
Figura 08: Portas lógicas com as entradas A,B,C em 1 , saída e 
 
12 
 
Montagem circuito 02 
Abaixo montagem circuito com a utilização do osciloscópio. 
 
Figura 9: Montagem circuito kit ciclone lV. 
 
 
Figura 10: Portas lógicas com as entradas A em 1 e B, C em zero, saída em 1. 
 
13 
 
 
 
Figura 11: Portas lógicas digitais monitorada pelo osciloscópio, com as entradas A em 1 e B, C em zero, saída 
em 1. 
 
 
 
Figura 12: Portas lógicas com as entradas A e B em 1 e C em zero, saída em 0 
 
 
 
14 
 
 
Figura 13: Portas lógicas digitais monitorada pelo osciloscópio, com as entradas A e B em 1, e C em zero, saída 
em 0. 
 
 
Figura 14: Portas lógicas com as entradas A e B em zero, C em 1 saída em 0 
 
 
 
 
15 
 
 
Figura 13: Portas lógicas digitais monitorada pelo osciloscópio, com as entradas A e B em 0, e C em 1, saída em 
0. 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
16 
 
6 CONCLUSÃO 
 
O resultado obtido na montagem prática no protoboard, foram exatamente iguais os 
obtidos no circuito simulado no kit Cyclone IV, por meio da ferramenta Pin Planner do Quartus 
II. Ao acionar as entradas conforme a tabela verdade, verificamos que o comportamento tanto 
no protoboard quanto no projeto no cyclone IV a saída com LED acende ou apaga após sinal 
de abertura ou fechamento das chaves instaladas de acordo com o sinal das entradas. Porém, o 
FPGA possui mais recursos para lógicas mais complexas e ocupando um espaço menor. 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
17 
 
 
 7. REFERÊNCIAS BIBLIOGRÁFICAS 
 
Internet: 
Disponível em:< http://www.uninter.com > Acesso em 25 Agosto. 2021. 
Disponível em: http://www.datas heetdir.com/ Acesso em 25 Agosto 2021 
 
.