Apol 1 Logica Programavel 2022

Prévia do material em texto

Questão 1/10 - Lógica Programável 
Os dispositivos CPLDs são uma evolução dos SPLDs. 
A estrutura mais básica de um CPLD corresponde à um elemento PAL (ou GAL) 
associado a circuitos adicionais em sua saída, incluindo um registrador e 
multiplexadores. Esta estrutura é chamada de: 
Nota: 10.0 
 A Microcélula 
 B 
Macrocélula 
Você acertou! 
Aula 1 - Tema 2 
 C LUT 
 D LE 
 E PIA 
 
Questão 2/10 - Lógica Programável 
Todas as classes de objetos em VHDL devem ser declaradas segundo um tipo definido. 
Os 2 tipos do padrão IEEE 1164, que podem assumir 9 valores, são: 
Nota: 10.0 
 A BIT e BIT_VECTOR 
 B STRING e BIT_VECTOR 
 C STD_LOGIC e BIT_VECTOR 
 D 
STD_LOGIC e STD_LOGIC_VECTOR 
Você acertou! 
Rota2 – Tema2 
 E BIT e STD_LOGIC_VECTOR 
 
Questão 3/10 - Lógica Programável 
Na conversão de um algoritmo para uma descrição VHDL é necessário entender quais 
tipos de circuitos são utilizados, ou seja, as unidades funcionais empregadas. 
Uma tomada de decisão, por exemplo, é realizada por meio de um circuito: 
Nota: 10.0 
 A multiplexador 
 B registrador 
 C 
comparador 
Você acertou! 
Rota3 – Tema5 
 D subtrator 
 E de seleção 
 
Questão 4/10 - Lógica Programável 
A ferramenta de Software Altera Quartus II é utilizada para o desenvolvimento de 
projetos de lógica programável. 
Um dos processos de compilação que já permite simular o projeto é chamado Analysis 
& Synthesis, também chamado compilação parcial, que compreende as seguintes etapas: 
Nota: 10.0 
 A Otimização lógica e montagem 
 B Posicionamento e roteamento 
 C 
Otimização lógica e mapeamento da tecnologia 
Você acertou! 
Aula 1 - Tema 4 
 D Análise de temporização e otimização lógica 
 E Roteamento e montagem 
 
Questão 5/10 - Lógica Programável 
O código VHDL que descreve a operação de um circuito é, a princípio, executado de 
forma concorrente. Isto significa que em uma região de código concorrente a ordem das 
linhas não deve interferir no resultado. 
Existem 3 comandos do VHDL específicos para regiões de código concorrente, são 
eles: 
Nota: 10.0 
 A WHEN, GENERATE, CASE 
 B WHEN, GENERATE, BLOCK 
Você acertou! 
Rota2 – Tema3 
 C WAIT, GENERATE, BLOCK 
 D WHEN, GENERATE, LOOP 
 E WHEN, CASE, BLOCK 
 
Questão 6/10 - Lógica Programável 
A primeira estrutura básica de um dispositivo de lógica programável possuía tanto o 
plano AND como o plano OR configuráveis. 
Esta estrutura é chamada de: 
Nota: 10.0 
 A PAL 
 B LAP 
 C 
PLA 
Você acertou! 
Aula 1 - Tema 1 
 D ALP 
 E LPA 
 
Questão 7/10 - Lógica Programável 
A máquina de estados é um circuito sequencial que transita em uma sequência finita de 
estados. 
Dadas as seguintes sentenças sobre máquinas de estados em VHDL: 
I – A transição de estados é comandada por uma entrada de clock. 
II – Na máquina de Mealy o valor da saída depende exclusivamente do estado atual. 
III – Na máquina de Moore o valor de saída é indicado no arco (seta). 
IV – A implementação se dá em uma estrutura sequencial PROCESS. 
V – Os sinais de inicialização assíncrona devem estar na lista de sensibilidade do 
PROCESS. 
 
Marque a alternativa que contém apenas as sentenças corretas. 
Nota: 10.0 
 A I, II e III, somente. 
 B I, II e IV, somente. 
 C II, III e V, somente. 
 D I, III e V, somente. 
 E 
I, IV e V, somente. 
Você acertou! 
Rota3 – Tema4 
 
Questão 8/10 - Lógica Programável 
A linguagem VHDL permite a implementação de subprogramas. 
Dadas as seguintes sentenças: 
I – Os subprogramas compreendem uma região de código sequencial. 
II – Os subprogramas podem ser chamados tanto em regiões de código concorrente 
quanto em regiões de código sequencial. 
III – A função permite retornar um ou mais valores. 
IV – No procedimento o comando RETURN é obrigatório. 
Quanto à veracidade dessas sentenças, respectivamente, marque a alternativa correta: 
Nota: 10.0 
 A F, V, F, V 
 B V, F, V, V 
 C F, V, V, V 
 D V, F, V, F 
 E 
V, V, F, F 
Você acertou! 
Rota2 – Tema5 
 
Questão 9/10 - Lógica Programável 
O FPGA modelo EP2C5T144C8N é da família Cyclone II da Altera. Seu kit de 
desenvolvimento permite a prototipagem e teste de projetos. 
A sua programação se dá por meio da porta USB do computador, sendo que no kit a 
conexão utilizada é chamada de: 
Nota: 10.0 
 A USB-B 
 B ASP 
 C RS232 
 D SPI 
 E 
JTAG 
Você acertou! 
Aula 1 - Tema 5 
 
Questão 10/10 - Lógica Programável 
Para iniciar um código em VHDL, primeiramente especificam-se as bibliotecas e 
pacotes, se necessário, e em seguida define-se a entidade de projeto. 
Com a palavra-chave da linguagem PORT definem-se as portas, cujos 4 modos 
possíveis são: 
Nota: 10.0 
 A IN, OUT, INOUT, USER 
 B IN, OUT, BUFFER, RTL 
 C 
IN, OUT, INOUT, BUFFER 
Você acertou! 
Rota2 – Tema1 
 D INOUT, OUT, BUFFER, WORK 
 E IN, INOUT, OUT, STD