Baixe o app para aproveitar ainda mais
Prévia do material em texto
UNIVERSIDADE FEDERAL DO OESTE DA BAHIA CENTRO MULTIDISCIPLINAR DE BOM JESUS DA LAPA BACHARELADO EM ENGENHARIA ELÉTRICA PRÁTICA 1: PORTAS LÓGICAS, SIMPLIFICAÇÃO DE EXPRESSÕES POR ÁLGEBRA BOOLEANA E EQUIVALÊNCIA DE PORTAS LÓGICAS Bom Jesus da Lapa/BA 2021 manoe Realce Referencias: só apresentou uma, deve-se buscar mais referencias, além do mais, o texto não está com nenhuma indicação de referencia. Referencial teórico e resultados apresentados de forma consistente; realização do procedimento (análise) corretamente; BRENDA COSTA VITOR PRÁTICA 1: PORTAS LÓGICAS, SIMPLIFICAÇÃO DE EXPRESSÕES POR ÁLGEBRA BOOLEANA E EQUIVALÊNCIA DE PORTAS LÓGICAS Trabalho solicitado para fins avaliativos pelo Professor Manoel Messias Silva Júnior no período 2020.1, referente à disciplina Eletrônica Digital do curso de Engenharia Elétrica. Bom Jesus da Lapa/BA 2021 manoe Realce Período Letivo 2020.1 SUMÁRIO 1 REFERENCIAL TEÓRICO ................................................................................................ 4 1.1 ÁLGEBRA BOOLEANA .................................................................................................. 4 1.2 PORTAS LÓGICAS......................................................................................................... 4 1.2.1 Função e Porta AND .............................................................................................. 4 1.2.2 Função e Porta OR ................................................................................................. 5 1.2.3 Função e Porta NOT .............................................................................................. 6 1.2.4 Função e Porta NAND ........................................................................................... 7 1.2.5 Função e Porta OR ................................................................................................. 8 1.3 SIMPLIFICAÇÃO DE EXPRESSÕES POR ÁLGEBRA BOOLEANA........................................ 9 1.4 EQUIVALÊNCIA DE PORTAS LÓGICAS ........................................................................ 10 1.4.1 Porta NOT a partir de porta NAND ..................................................................... 10 1.4.2 Porta NOT a partir de porta NOR ....................................................................... 11 1.4.3 Portas AND E NAND a partir de portas OR, NOR E NOT ................................. 11 1.4.4 Portas OR E NOR a partir de portas AND, NAND E NOT ................................. 12 2 OBJETIVO ..................................................................................................................... 13 3 EXPERIMENTOS PRÁTICOS ......................................................................................... 14 3.1 Simplificação por Álgebra Booleana ......................................................................... 14 3.2 Simulação de Circuitos Combinacionais ................................................................... 18 3.3 Equivalência de Portas Lógicas ................................................................................. 24 4 CONCLUSÃO ...................................................................................................................... 27 ANEXOS ................................................................................................................................. 28 ARQUIVOS DO SOFTWARE PROTEUS COM TODOS OS CIRCUITOS SIMULADOS .......................................................................................................................... 28 REFERÊNCIAS ..................................................................................................................... 29 4 1 REFERENCIAL TEÓRICO 1.1 Álgebra Booleana A Álgebra Booleana ou Álgebra de Boole é definida como um sistema matemático de análise lógica, sendo criada para solucionar problemas com a utilização de alguns circuitos básicos, chamados de portas lógicas. Na Álgebra Booleana há somente dois estados: 0, que indica a ausência de tensão, ou desligado, ou não, entre outros; 1, que indica presença de tensão, ou ligado, ou sim, entre outros. 1.2 Portas Lógicas As portas lógicas são circuitos que executam lógica de uma função, operando um ou mais sinais de entrada para produzir uma saída. As saídas de cada uma das portas lógicas devem obedecer á tabela verdade de cada função, que mostra a saída para cada combinação de entradas de acordo com o que a função faz. 1.2.1 Função e Porta AND Executa a multiplicação binária de duas ou mais entradas, de forma que a saída só será terá nível lógico 1 quando todas as entradas estiverem em nível lógico 1. Sua notação para duas entradas é: 𝑺 = 𝑨 . 𝑩 Equação 1 onde: S é a saída do circuito; A e B são as entradas do circuito. Podemos observar na tabela verdade a seguir as saídas de acordo com as possibilidades de duas entradas: manoe Realce É recomendável que use as normas da ABNT 5 Figura 1 - Tabela verdade AND Sua porta lógica é representada por: Figura 2 - Porta AND 1.2.2 Função e Porta OR Executa a soma binária de duas ou mais entradas, de forma que a saída só será terá nível lógico 0 quando todas as entradas estiverem em nível lógico 0, e será 1 sempre que uma das entradas for 1. Sua notação para duas entradas é: 𝑺 = 𝑨 + 𝑩 Equação 2 onde: S é a saída do circuito; A e B são as entradas do circuito. Podemos observar na tabela verdade a seguir as saídas de acordo com as possibilidades de duas entradas: 6 Figura 3 - Tabela verdade OR Sua porta lógica é representada por: Figura 4 - Porta OR 1.2.3 Função e Porta NOT Também chamada de inversora, possui apenas uma entrada e executa a inversão do sinal, de forma que a saída terá nível lógico 0 quando a entrada estiver em nível lógico 1, e será 1 quando a entrada estiver em nível lógico 0. Sua notação é: 𝑺 = 𝑨′ Equação 3 onde: S é a saída do circuito; A é a entrada do circuito. Podemos observar na tabela verdade a seguir as saídas de acordo com as possibilidades de entrada: 7 Figura 5 - Tabela verdade NOT Sua porta lógica é representada por: Figura 6 - Porta NOT 1.2.4 Função e Porta NAND Executa a negação da função AND, ou seja, a negação da multiplicação binária de duas ou mais entradas, de forma que a saída só será terá nível lógico 0 quando todas as entradas estiverem em nível lógico 1. Sua notação para duas entradas é: 𝑺 = (𝑨 . 𝑩)′ Equação 4 onde: S é a saída do circuito; A e B são as entradas do circuito. Podemos observar na tabela verdade a seguir as saídas de acordo com as possibilidades de duas entradas: 8 Figura 7 - Tabela verdade NAND Sua porta lógica é representada por: Figura 8 - Porta NAND 1.2.5 Função e Porta OR Executa a negação da função OR, ou seja, a negação da soma binária de duas ou mais entradas, de forma que a saída só será terá nível lógico 1 quando todas as entradas estiverem em nível lógico 0, e será 0 sempre que uma das entradas for 1. Sua notação para duas entradas é: 𝑺 = (𝑨 + 𝑩)’ Equação 5 onde: S é a saída do circuito; A e B são as entradas do circuito. Podemos observar na tabela verdade a seguir as saídas de acordo com as possibilidades de duas entradas: 9 Figura 9 - Tabela verdade NOR Sua porta lógica é representada por: Figura 10 - Porta NOR 1.3 Simplificação de Expressões por Álgebra Booleana A combinação de portas lógicas pode gerar expressões extensas que, com algumas propriedades da Álgebra Booleana,podem ser reduzidas e simplificadas a expressões que representam circuitos equivalentes. Tais propriedades são: (A’)’ = A (Postulado da Complementação) A+0 = A (Postulado da Adição) A+1 = 1 A+A = A A + A’ = 1 10 A . 0 = 0 (Postulado da Multiplicação) A . 1 = A A . A = A A . A’ = 0 A + B = B + A (Propriedade Comutativa) A.(B.C) = (A.B).C A. (B+C) = A.B + A.C (Propriedade Distributiva) (A.B)’ = A’ + B’ (1º Teorema de Morgan) (A + B)’ = A’.B’ (2º Teorema de Morgan) A+ A.B = A (Identidades Auxiliares) A+A’.B = A+B (A+B).(A+C) = A+B.C 1.4 Equivalência de Portas Lógicas Através dos Teoremas de Morgan e de algumas propriedades conseguimos substituir portas lógicas por outras combinações equivalentes. 1.4.1 Porta NOT a partir de porta NAND Sabemos que a porta NAND funciona como a negação da porta AND, logo, se as entradas forem 0, na NAND a saída será 1, e se as entradas forem 1, na NAND a saída será 0. Podemos utilizar, então, uma porta NAND para negar um sinal interligando os dois terminais de entrada, fornecendo o mesmo sinal para as duas entradas, de forma que, quando esse sinal for 1, seremos 1 nas duas entradas e a saída na NAND será 0, e quando for 0, a saída será 1. Este comportamento é o mesmo da porta NOT, logo a porta NOT é equivalente a: 11 Figura 11 - Equivalência NOT – NAND 1.4.2 Porta NOT a partir de porta NOR Sabemos que a porta NOR funciona como a negação da porta OR, logo, se as entradas forem 0, na NOR a saída será 1, e se as entradas forem 1, na NOR a saída será 0. De forma análoga à equivalência da NOT com NAND, temos a NOT equivalente a: Figura 12 - Equivalência NOT - NOR 1.4.3 Portas AND E NAND a partir de portas OR, NOR E NOT Pelo 1º teorema de Morgan, temos que: (A.B)’ = A’ + B’ Equação 6 Se negarmos os dois lados da igualdade, temos: (A.B)’’ = (A’ + B’)’ Pelo Postulado da Complementação, temos: A.B = (A’ + B’)’ Equação 7 Daí, pela equação 6 temos a seguinte equivalência: Figura 13 - Equivalência NAND e pela equação 7, temos: 12 Figura 14 - Equivalência AND 1.4.4 Portas OR E NOR a partir de portas AND, NAND E NOT Pelo 2º Teorema de Morgan, temos que: (A + B)’ = A’.B’ Equação 8 Negando os dois dados da igualdade: (A + B)’’ = (A’.B’)’ Pelo Postulado da Complementação, temos: A + B = (A’.B’)’ Equação 9 Daí, da Equação 8, temos a seguinte equivalência: Figura 15 - Equivalência NOR E, da equação 9, temos: Figura 16 - Equivalência OR 13 2 OBJETIVO Projetar e circuitos equivalentes utilizando simplificação por Álgebra Booleana e equivalência de portas lógicas, bem como comprovar esta equivalência a partir da simulação. manoe Realce e analisar? 14 3 EXPERIMENTOS PRÁTICOS 3.1 Simplificação por Álgebra Booleana Inicialmente foi simplificada, utilizando Álgebra Booleana, a seguinte expressão: Equação 10 Segue os passos da simplificação e as propriedades utilizadas: 𝑆 = [(𝐴 + 𝐵 + 𝐶 ). (𝐴 + 𝐵 + 𝐶 ). (𝐴 + 𝐵 + 𝐶 )]′ (1º Teorema de Morgan) 𝑆 = [(𝐴 + 𝐵 + 𝐶 ). (𝐴 + 𝐵 + 𝐶 ). (𝐴 + 𝐵 + 𝐶 )]′ (Postulado da Complementação) 𝑆 = [(𝐴𝐴 + 𝐴𝐵 + 𝐴𝐶 + 𝐴 𝐵 + 𝐵 𝐵 + 𝐵 𝐶 + 𝐴 𝐶 + 𝐵 𝐶 + 𝐶′𝐶′). (𝐴 + 𝐵 + 𝐶 )]′ (Propriedade Distributiva) 𝑆 = [( 𝐴𝐵 + 𝐴𝐶 + 𝐴 𝐵 + 𝐵 + 𝐵 𝐶 + 𝐴 𝐶 + 𝐵 𝐶 + 𝐶′). (𝐴 + 𝐵 + 𝐶 )]′ (Postulado da Multiplicação) 𝑆 = [( 𝐵 + 𝐶′). (𝐴 + 𝐵 + 𝐶 )]′ (Identidade auxiliar: A+AB=A) 𝑆 = [𝐴 𝐵 + 𝐵𝐵 + 𝐵 𝐶 + 𝐴 𝐶′ + 𝐵𝐶′ + 𝐶′𝐶 ]′ (Propriedade Distributiva) 𝑆 = [𝐴 𝐵 + 𝐵 𝐶 + 𝐴 𝐶′ + 𝐵𝐶′ + 𝐶 ]′ (Postulado da Multiplicação) 𝑆 = [𝐴 𝐵 + 𝐶 ]′ (Identidade auxiliar: A+AB=A) 𝑆 = (𝐴 𝐵 )′. 𝐶 ′ (2º Teorema de Morgan) 𝑆 = (𝐴 𝐵 )′. 𝐶 (Postulado da Complementação) 𝑆 = (𝐴 + 𝐵 ). 𝐶 (1º Teorema de Morgan) 𝑆 = (𝐴 + 𝐵). 𝐶 (Postulado da Complementação) Portanto, a expressão simplificada é: 𝑆 = (𝐴 + 𝐵). 𝐶 Equação 11 Para comprovar a equivalência das expressões, foram projetados no Software de simulação Proteus, versão 8.7, os circuitos determinados por cada expressão, onde foi observado que 15 ambos apresentavam os mesmos níveis lógicos de saída para as combinações de níveis lógicos de entrada. Segue algumas das combinações de entrada e suas respectivas saídas: Observação: Os arquivos de simulação podem ser acessados no Apêndice ANEXOS. Figura 17 - Simulação Equação 10 – Entradas 000 Figura 18 - Simulação Equação 11 - Entradas 000 16 Figura 19 - Simulação Equação 10 – Entradas 100 Figura 20 - Simulação Equação 11 - Entradas 100 17 Figura 21 - Simulação Equação 10 – Entradas 111 Figura 22 - Simulação Equação 11 - Entradas 111 18 3.2 Simulação de Circuitos Combinacionais Simulou-se, então, o circuito da figura abaixo: Figura 23 - Circuito Combinacional 1 Como pode ser observado na figura que segue. 19 Figura 24 - Simulação Circuito Combinacional 1 A expressão que representa esse circuito lógico é: 𝑆 = (𝐴𝐵). (𝐶 𝐷) + (𝐴 𝐵). 𝐷 + (𝐵 𝐶 ). 𝐷 Equação 12 Foi notada a possibilidade de simplificá-lo, a fim de reduzir a quantidade de portas lógicas utilizadas, da seguinte maneira: 𝑆 = (𝐴𝐵). (𝐶 ′ + 𝐷′) + (𝐴 𝐵). 𝐷 + (𝐵 𝐶 ). 𝐷 (1º Teorema de Morgan) 𝑆 = (𝐴𝐵). (𝐶 + 𝐷 ) + 𝐴′𝐵𝐷 + 𝐵′𝐶′𝐷 (Postulado da Complementação) 𝑆 = 𝐴𝐵𝐶 + 𝐴𝐵𝐷 + 𝐴′𝐵𝐷 + 𝐵′𝐶′𝐷 (Propriedade Distributiva) 𝑆 = 𝐴𝐵𝐶 + 𝐴𝐵𝐷 + 𝐴′𝐵𝐷 + 𝐵′𝐶′𝐷 Equação 13 A equação 13 representa o circuito abaixo: 20 Figura 25 - Circuito da Equação 13 Foram realizadas algumas simulações a fim de comprovar a equivalência dos dois circuitos: Observação: Os arquivos de simulação podem ser acessados no Apêndice ANEXOS. 21 Figura 26 - Simulação Equação 12 – Entradas 0000 Figura 27 - Simulação Equação 13 – Entradas 0000 22 Figura 28 - Simulação Equação 12 – Entradas 0110 Figura 29 - Simulação Equação 13 – Entradas 0110 23 Figura 30 - Simulação Equação 12 – Entradas 1111 Figura 31 - Simulação Equação 13 – Entradas 1111 24 3.3 Equivalência de Portas Lógicas Em seguida, foi projetado um circuito equivalente ao da Figura 23, utilizando apenas portas NAND. O circuito obtido é ilustrado a seguir: Figura 32 - Circuito equivalente com portas NAND Foi feita também uma comparação entre as saídas dos dois circuitos, a fim de comprovar sua equivalência (devemos observar as Figuras 26, 28 e 30 para fazer a comparação com as figuras apresentadas a seguir, de acordo com as entradas): Observação: Os arquivos de simulação podem ser acessados no Apêndice ANEXOS. 25 Figura 33 - Circuito equivalente com portas NAND - Entradas 0110 Figura 34 - Circuito equivalente com portas NAND - Entradas 0000 26 Figura 35 - Circuito equivalente com portas NAND - Entradas 0110 27 4 CONCLUSÃO Após simulações, foi possível observar a real equivalência entre circuitos lógicos que são projetos de formas diferentes, e que são obtidos de diferentes formas, como por simplificação por Álgebra Booleana ou por equivalência de portas lógicas. 28 ANEXOS Arquivos do Software Proteus com todos os circuitos simulados: https://drive.google.com/drive/folders/1BJ7q6IE7KaIFlxX8sKzFOr- vOYOnlPIh?usp=sharing 29 REFERÊNCIAS CAPUANO, Francisco G.; IDOETA, Ivan Valeije. Elementos de Eletrônica Digital. 40ª ed. São Paulo:Érica.
Compartilhar