Apol 02 Lógica Programável

Prévia do material em texto

Apol 02 Lógica Programável nota 100
Questão 1/10 - Lógica Programável
Os dados armazenados na memória ROM em VHDL são definidos na arquitetura da entidade na região de declarações, antes da palavra reservada BEGIN.
A classe de objetos utilizada para definir o número de endereços e armazenar os dados na memória ROM é:
	
	A
	VARIABLE
	
	B
	CONSTANT
	
	C
	GENERIC
	
	D
	SIGNAL
	
	E
	FILE
Questão 2/10 - Lógica Programável
Sobre geradores de sinais em VHDL:
I – Um gerador de sinal arbitrário com máquina de estados necessita de 2 processos (PROCESS) para sua implementação em código sequencial.
II – Um gerador de sinal arbitrário sem máquina de estados é implementado em código concorrente.
III – Um monoestável carrega um contador decrescente que mantém a saída em nível alto enquanto o contador não chega em zero.
Está(ão) correta(s) apenas:
	
	A
	I e II
	
	B
	I e III
	
	C
	II e III
	
	D
	II
	
	E
	III
Questão 3/10 - Lógica Programável
Sobre a operação do microprocessador VHDL apresentado na Aula Teórica 6.
Dadas as seguintes sentenças:
I – Algumas instruções são divididas em dois passos, como a instrução LDiA,n.
II – O registrador Ir armazena a instrução que foi obtida no ciclo de escrita.
III – Na instrução LDiA,n o primeiro passo é ler o dado do endereço formado por Pg&Ir[3..0] e armazenar no registrador Aux.
IV – O registrador St é semelhante ao Pc, mas usado para sub-rotinas.
Quanto à veracidade dessas sentenças, respectivamente, marque a alternativa correta:
	
	A
	V, F, V, V
	
	B
	F, V, V, V
	
	C
	F, F, V, V
	
	D
	V, V, F, F
	
	E
	V, F, F, V
Questão 4/10 - Lógica Programável
Contadores em VHDL podem ser implementados utilizando máquina de estados ou utilizando estrutura IF / ELSE sem máquina de estados, sempre utilizando uma entrada de clock ativo por borda de subida ou descida.
No caso do contador utilizando estrutura IF / ELSE sem máquina de estados e que permite carregar um valor inicial de contagem, no que diz respeito ao sincronismo com o sinal de clock, o reset é __________ e a carga de dados é ____________.
A opção abaixo que completa corretamente os espaços na ordem em que se apresentam é:
	
	A
	síncrono ; paralela síncrona
	
	B
	assíncrono ; paralela assíncrona
	
	C
	assíncrono ; paralela síncrona
	
	D
	síncrono ; serial síncrona
	
	E
	assíncrono ; serial síncrona
Questão 5/10 - Lógica Programável
Sobre o conjunto de instruções do microprocessador VHDL apresentado na Aula Teórica 6.
A instrução de carga direta do Acumulador (LDdA,n) é executada por meio da leitura do dado em hexadecimal 10 apontado por Pc, fazendo o armazenamento no registrador Acc do valor que está no endereço de memória apontado por:
	
	A
	[Pc-1]
	
	B
	[Pc+1]
	
	C
	[[Pc+1]]
	
	D
	[Pg&0]
	
	E
	[[Pg&0]]
Questão 6/10 - Lógica Programável
Os IP cores são blocos de hardware que executam tarefas específicas.
A tecnologia que possibilita projetar dispositivos FPGA com memória, elementos lógicos e um processador IP core em sua arquitetura interna é chamada de:
	
	A
	SOC
	
	B
	SOPC
	
	C
	SO
	
	D
	ARM
	
	E
	RISC
Questão 7/10 - Lógica Programável
Os arquivos em VHDL permitem a troca de dados entre uma entidade e o mundo exterior.
Dadas as seguintes sentenças sobre arquivos:
I – As operações com arquivos não são sintetizáveis.
II – O arquivo é sempre declarado como um tipo, iniciando com a palavra-chave TYPE.
III – Um arquivo binário pode ser fechado apenas por meio do procedimento FILE_CLOSE.
IV – Os arquivos de texto são de execução mais rápida em relação aos arquivos binários.
Quanto à veracidade dessas sentenças, marque a alternativa correta:
	
	A
	V, F, V, V
	
	B
	F, V, V, V
	
	C
	F, F, V, V
	
	D
	V, V, F, F
	
	E
	V, F, F, V
Questão 8/10 - Lógica Programável
Registradores de deslocamento em VHDL realizam a transferência de dados, podendo realizar conversões de dados em formato serial e paralelo.
Considerando o uso de vetores para descrever os dados, em um registrador de entrada serial e saída serial a operação que realiza o deslocamento de dados é:
	
	A
	divisão
	
	B
	subtração
	
	C
	multiplicação
	
	D
	concatenação
	
	E
	negação
Questão 9/10 - Lógica Programável
O NIOS II é o processador software core da Altera.
O nome do seu barramento interno que interliga todos os seus componentes é:
	
	A
	Altera Switch Fabric
	
	B
	Quartus Switch Fabric
	
	C
	Avalon Switch Fabric
	
	D
	Avalon Switch Industry
	
	E
	Altera Switch Industry
Questão 10/10 - Lógica Programável
Para a realização de testes em VHDL é possível gerar formas de onda para estimular uma entidade.
Os estímulos de teste são armazenados em um vetor declarado como constante cujos elementos são do tipo:
	
	A
	ARRAY
	
	B
	VECTOR
	
	C
	COMPOSITE
	
	D
	RECORD
	
	E
	SCALAR