Conhecimentos em VHDL

Prévia do material em texto

Questão 1/10 - Lógica Programável
O FPGA modelo EP2C5T144C8N é da família Cyclone II da Altera. Seu kit de desenvolvimento permite a prototipagem e teste de projetos.
A sua programação se dá por meio da porta USB do computador, sendo que no kit a conexão utilizada é chamada de:
Nota: 0.0
A
USB-B
B
ASP
C
RS232
D
SPI
E
JTAG
Aula 1 - Tema 5
Questão 2/10 - Lógica Programável
A máquina de estados é um circuito sequencial que transita em uma sequência finita de estados.
Dadas as seguintes sentenças sobre máquinas de estados em VHDL:
I – A transição de estados é comandada por uma entrada de clock.
II – Na máquina de Mealy o valor da saída depende exclusivamente do estado atual.
III – Na máquina de Moore o valor de saída é indicado no arco (seta).
IV – A implementação se dá em uma estrutura sequencial PROCESS.
V – Os sinais de inicialização assíncrona devem estar na lista de sensibilidade do PROCESS.
 
Marque a alternativa que contém apenas as sentenças corretas.
Nota: 0.0
A
I, II e III, somente.
B
I, II e IV, somente.
C
II, III e V, somente.
D
I, III e V, somente.
E
I, IV e V, somente.
Rota3 – Tema4
Questão 3/10 - Lógica Programável
Nas regiões de código sequencial em VHDL a ordem das linhas é importante para o resultado da funcionalidade implementada.
Os comandos sequenciais ficam em 3 regiões de código específicas, que são:
Nota: 0.0
A
PROCESS, FUNCTION, COMPONENT
B
PROCESS, PACKAGE, PROCEDURE
C
PROCESS, FUNCTION, PROCEDURE
Rota2 – Tema4
D
FUNCTION, PROCEDURE, BLOCK
E
FUNCTION, PROCESS, MAP
Questão 4/10 - Lógica Programável
A linguagem VHDL permite a implementação de subprogramas.
Dadas as seguintes sentenças:
I – Os subprogramas compreendem uma região de código sequencial.
II – Os subprogramas podem ser chamados tanto em regiões de código concorrente quanto em regiões de código sequencial.
III – A função permite retornar um ou mais valores.
IV – No procedimento o comando RETURN é obrigatório.
Quanto à veracidade dessas sentenças, respectivamente, marque a alternativa correta:
Nota: 0.0
A
F, V, F, V
B
V, F, V, V
C
F, V, V, V
D
V, F, V, F
E
V, V, F, F
Rota2 – Tema5
Questão 5/10 - Lógica Programável
Um componente em VHDL é uma entidade de projeto empregada na arquitetura de outra entidade.
Primeiramente o componente deve ser declarado, podendo ser no corpo da arquitetura antes da palavra reservada BEGIN. Para chamar o componente na região operacional da arquitetura (após a palavra reservada BEGIN), o comando que estabelece a conexão entre as portas da entidade de projeto com as portas da entidade do componente é:
Nota: 0.0
A
COMPONENT
B
PORT
C
PORT MAP
Rota3 – Tema1
D
FUNCTION
E
SIGNAL
Questão 6/10 - Lógica Programável
Todas as classes de objetos em VHDL devem ser declaradas segundo um tipo definido.
Os 2 tipos do padrão IEEE 1164, que podem assumir 9 valores, são:
Nota: 0.0
A
BIT e BIT_VECTOR
B
STRING e BIT_VECTOR
C
STD_LOGIC e BIT_VECTOR
D
STD_LOGIC e STD_LOGIC_VECTOR
Rota2 – Tema2
E
BIT e STD_LOGIC_VECTOR
Questão 7/10 - Lógica Programável
A ferramenta de Software Altera Quartus II é utilizada para o desenvolvimento de projetos de lógica programável.
Um dos processos de compilação que já permite simular o projeto é chamado Analysis & Synthesis, também chamado compilação parcial, que compreende as seguintes etapas:
Nota: 0.0
A
Otimização lógica e montagem
B
Posicionamento e roteamento
C
Otimização lógica e mapeamento da tecnologia
Aula 1 - Tema 4
D
Análise de temporização e otimização lógica
E
Roteamento e montagem
Questão 8/10 - Lógica Programável
A linguagem HDL permite descrever circuitos digitais.
A linguagem de descrição de hardware difere das linguagens de programação de software, pois inclui um meio de descrever:
Nota: 0.0
A
a tensão de nível alto e a corrente de entrada
B
o tempo de propagação e a capacidade de corrente
C
o tempo de propagação e a intensidade de sinais
Aula 1 - Tema 3
D
a tensão de alimentação e a intensidade de sinais
E
a capacitância das portas e a intensidade de sinais
Questão 9/10 - Lógica Programável
A configuração em VHDL estabelece o elo entre a declaração de um componente e uma entidade de projeto.
É necessário utilizar a configuração quando o componente possui uma entidade com:
Nota: 0.0
A
vários pacotes
B
várias constantes
C
vários mapeamentos de portas
D
várias arquiteturas
Rota3 – Tema2
E
várias bibliotecas
Questão 10/10 - Lógica Programável
Os dispositivos CPLDs são uma evolução dos SPLDs.
A estrutura mais básica de um CPLD corresponde à um elemento PAL (ou GAL) associado a circuitos adicionais em sua saída, incluindo um registrador e multiplexadores. Esta estrutura é chamada de:
Nota: 0.0
A
Microcélula
B
Macrocélula
Aula 1 - Tema 2
C
LUT
D
LE
E
PIA