SENAI - Eletrônica digital

Prévia do material em texto

Eletrônica digital
Eletrônica digital
SENAI-SP - INTRANET
Curso Técnico em Eletroeletrônica - Eletrônica digital
 SENAI-SP, 2005
Trabalho organizado e atualizado a partir de conteúdos extraídos da Intranet por Meios Educacionais da
Gerência de Educação e CFPs 1.01, 1.13, 1.18, 2.01, 3.02, 6.02 e 6.03 da Diretoria Técnica do SENAI-SP.
Equipe responsável
Coordenação Airton Almeida de Moraes
Seleção de conteúdos Antônio Marcos Costa
Celso Luiz Sais
Elaboração de ensaios Antônio Marcos Costa
Celso Luiz Sais
Revisão técnica Rogério Aparecido Silva
Capa José Joaquim Pecegueiro
SENAI Serviço Nacional de Aprendizagem Industrial
Departamento Regional de São Paulo
Av. Paulista, 1313 - Cerqueira César
São Paulo - SP
CEP 01311-923
Telefone
Telefax
SENAI on-line
(0XX11) 3146-7000
(0XX11) 3146-7230
0800-55-1000
E-mail
Home page
senai@sp.senai.br
http://www.sp.senai.br
Eletrônica digital
SENAI-SP - INTRANET
Sumário
Unidade I: Teoria
Sistemas de numeração 5
Portas lógicas básicas 19
Portas lógicas derivadas 29
Famílias lógicas 43
Simplificações de expressões 59
Circuitos combinacionais 75
Circuitos seqüenciais 115
Conversor digital analógico 149
Conversor analógico digital 169
Memórias 179
Unidade II: Ensaios
Verificar o funcionamento de portas lógicas básicas 185
Verificar o funcionamento de portas lógicas derivadas 187
Montar circuitos combinacionais 189
Verificar o funcionamento de circuitos decodificadores 191
Verificar o funcionamento de circuitos aritméticos 193
Identificar níveis lógicos de TTL e CMOS 195
Verificar o tempo de programação de sinais 199
Montar multiplexadores e demultiplexadores 201
Montar circuitos Flip-flop 205
Montar registrador de deslocamento 209
Montar contadores assíncronos 215
Montar contadores síncronos 219
Montar conversor digital analógico 223
Referências bibliográficas 229
Eletrônica digital
SENAI-SP - INTRANET
Eletrônica digital
SENAI-SP - INTRANET
5
Sistemas de numeração
Neste capítulo, apresentaremos os sistemas de numeração que auxiliam o estudo das
técnicas digitais e sistemas de computação.
A partir do sistema decimal, estudaremos os sistemas binário e hexadecimal e o
método de conversão entre esses sistemas.
Para assimilar os conteúdos desta lição, é necessário que você conheça perfeitamente
o sistema decimal.
Sistemas de numeração
Dos sistemas de numeração existentes, os mais utilizados são o decimal, o binário e
o hexadecimal.
Sistema de numeração decimal
O sistema de numeração decimal utiliza dez algarismos para a sua codificação: 0, 1, 2,
3, 4, 5, 6, 7, 8 e 9. Assim, a base desse sistema é dez.
Com esses dez algarismos, é possível representar qualquer grandeza numérica graças
à característica do valor de posição. Desse modo, temos:
• Números que representam as unidades: 0, 1, 2, 3, 4, 5, 6, 7, 8, 9.
• Números que representam as dezenas: 10, 11, 12, 13, 14, 15 ...; nos quais o
número da posição 1 indica uma dezena e o outro dígito, a unidade.
• Números que representam as centenas: 110, 111, 112, 113, 114, 115, 116 ... , nos
quais o valor de posição 1 indica a centena, seguida pela dezena e pela unidade.
Eletrônica digital
SENAI-SP - INTRANET
6
Assim, por exemplo, o número 385 indica:
centenas dezenas unidades Ou seja:
↓
3
3 ⋅ 100
↓
300
↓
↓
8
8 ⋅ 10
↓
80
↓
↓
5
5 ⋅ 1
↓
5
↓
300 + 80 + 5 = 385
O número 385 também pode ser expresso por meio de uma potência de base dez:
centenas Dezenas unidades
↓
3
3 ⋅ 100
↓
300
↓
↓
8
8 ⋅ 10
↓
80
↓
↓
5
5 ⋅ 1
↓
 5
↓
3 ⋅ 102 + 8 ⋅ 101 + 5 ⋅ 100
Observação
A potência da base 10 indica o valor da posição do número.
Sistema de numeração binário
O sistema de numeração binário é empregado em circuitos lógicos digitais. Esse
sistema possui apenas dois algarismos: 0 e 1. Por isso, sua base é dois (dois dígitos).
Cada dígito ou algarismo binário é chamado de bit (do inglês "binary digit", ou seja:
dígito binário). Um bit é, pois, a menor unidade de informação nos circuitos digitais.
Eletrônica digital
SENAI-SP - INTRANET
7
A tabela a seguir mostra a correspondência entre números decimais e binários.
Decimal Binário Decimal Binário
0
1
2
3
4
5
6
7
8
9
0
1
10
11
100
101
110
111
1000
1001
10
11
12
13
14
15
16
-
-
-
1010
1011
1100
1101
1110
1111
10000
-
-
-
Empregando a propriedade do valor de posição do dígito, podemos representar
qualquer valor numérico com os dígitos 0 e 1.
Como a base da numeração binária é 2, o valor de posição é dado pelas potências de
base 2, como mostra o quadro a seguir.
Potências de base 2 24 23 22 21 20
Valor de posição 16 8 4 2 1
Binário 1 0 0 1 1
O valor da posição é indicado pelo expoente da base do sistema numérico. Esse valor
aumenta da direita para a esquerda. O valor da posição do bit mais significativo (de
maior valor) será a base elevada a n-1 (n = número de dígitos).
Por exemplo, 101011 é um número binário de 6 bits. Ao aplicar a fórmula, temos
6 - 1 = 5. Assim, o bit mais significativo terá como valor de posição 25.
Binário 1 0 1 0 1 1
Valor de posição 25 24 23 22 21 20
MSB (*) LSB (**)
* MSB - do inglês most significant bit, ou seja, bit mais significativo.
** LSB - do inglês least significant bit, ou seja, bit menos significativo.
A base é o elemento diferenciador entre um número do sistema binário e um do
sistema decimal. Portanto, 101 por ser um número base 2, é lido um, zero, um. Já
101, por ser um número de base 10, é ligado como cento e um.
Eletrônica digital
SENAI-SP - INTRANET
8
Conversão de números do sistema binário para o decimal
Para converter um número binário em decimal, deve-se multiplicar cada bit pelo seu
valor de posição (que é indicado pela potência de base) e somar os resultados.
Exemplo
Na conversão de 10102 para o sistema decimal, procede-se da seguinte forma:
potência de 2 23 22 21 20
binário 1 0 1 0
valor de posição 1 ⋅ 8 0 ⋅ 4 1 ⋅ 2 0 ⋅ 1
no decimal 8 + 0 + 2 + 0 = 1010
Portanto, 10102 = 1010
Observe a seguir uma tabela das potências de base 2.
Potência Decimal Potência Decimal
20
21
22
23
24
25
26
27
28
1
2
4
8
16
32
64
128
256
29
210
211
212
213
214
215
216
217
512
1024
2048
4096
8192
16384
32768
65536
131072
Conversão de números do sistema decimal para o sistema binário - Método
prático
A conversão de números do sistema decimal para o sistema binário é realizada
efetuando-se divisões sucessivas do número decimal por 2 (base do sistema binário).
Exemplo
29 2
 1 14 2
0 7 2
1 3 2
1 1
O número binário é formado pelo quociente da última divisão e os restos das divisões
sucessivas da direita para a esquerda: 2910 = 111012.
Eletrônica digital
SENAI-SP - INTRANET
9
Observação
Todo número decimal par, ao ser convertido para binário, termina em zero. Por outro
lado, todo o número decimal ímpar ao ser convertido para binário, terminará em um.
Sistema de numeração hexadecimal
O sistema de numeração hexadecimal tem a base 16. Os dezesseis símbolos que
constituem a numeração hexadecimal são os seguintes algarismos e letras: 0, 1, 2, 3,
4, 5, 6, 7, 8, 9, A, B, C, D, E, F.
Este sistema é empregado em computação e em mapeamento de memórias de
máquinas digitais que utilizam palavras de 4, 8 ou 16 bits.
A tabela a seguir mostra a relação entre numeração decimal e a hexadecimal.
Decimal Hexa Decimal Hexa Decimal Hexa
0
1
2
3
4
5
6
7
8
9
10
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
B
C
D
E
F
10
11
12
13
14
15
22
23
24
25
26
27
28
29
30
31
32
16
17
18
19
1A
1B
1C
1D
1E
1F
20
Pela tabela, é possível observar que a contagem recomeça a cada 16 dígitos.
Os valores de posição da numeração hexadecimal serão as potências de base 16.
Observe o quadro a seguir.
Potências de base 16 163 162 161 160
Valores de posição 4096 256 16 1
Conversão de números do sistema hexadecimal para o sistema decimal
A conversão de um número hexadecimal é realizada de mesmo modo como nos
sistemas já estudados. Ou seja, multiplicando-se cada dígito hexadecimal por seu valor
de posição e somando-se os resultados.Eletrônica digital
SENAI-SP - INTRANET
10
Exemplo
Converter 1A816 em decimal.
potências de 16 162 161 160
número hexadecimal 1 A 8
valor de posição 1 ⋅ 256 10 ⋅ 16 8 ⋅ 1
número decimal 256 + 160 + 8 = 42410
Portanto, 1A816 = 42410
Conversão de números de sistema decimal para o sistema hexadecimal
Para converter um número decimal em hexadecimal, executam-se divisões sucessivas
do número decimal por 16, que é a base do sistema hexadecimal. O número
hexadecimal será dado pelo último quociente e pelos restos das divisões.
Exemplo
12412 16
12 775 16
 7 48 16
 0 3
O último quociente e os restos das divisões resultarão no número hexadecimal.
Contudo, em número hexadecimal não existe o número 12. Na tabela já mostrada,
vemos que a letra C em hexadecimal equivale ao número 12 decimal. Portanto, pela
conversão, obtivemos o número 307C. Portanto, 12412 = 307C.
Conversão de números do sistema hexadecimal para o sistema binário
A tabela a seguir mostra a correspondência entre o sistema hexadecimal e o binário.
Hexadecimal Binário Hexadecimal Binário
0
1
2
3
4
5
6
7
0000
0001
0010
0011
0100
0101
0110
0111
8
9
A
B
C
D
E
F
1000
1001
1010
1011
1100
1101
1110
1111
Pela tabela é possível observar que a cada código hexadecimal correspondem quatro
dígitos binários. Desse modo, para converter cada algarismo ou letra do número
Eletrônica digital
SENAI-SP - INTRANET
11
hexadecimal no número binário correspondente. Esse número binário terá quatro
dígitos.
Exemplo
Converter o número hexadecimal FACA16 em seu correspondente no sistema binário.
dígitos hexadecimais F A C A
dígitos binários 1111 1010 1100 1010
Portanto, FACA16 = 11111010110010102
Conversão de números do sistema binário para o hexadecimal
Para converter um número binário em hexadecimal, basta separar o número binário,
da direita para a esquerda, em grupos de quatro bits. Em seguida, converte-se cada
grupo no algarismo hexadecimal correspondente.
Observação
Se não for possível formar um grupo de 4 bits, completa-se o grupo com zeros, ou
seja: 10011, por exemplo, daria 00010011.
Exemplo
Converter 1010011012 para o sistema hexadecimal
dígitos binários 0001 0100 1101
número hexadecimal 1 4 D
Na numeração hexadecimal não existe o número 13; em seu lugar usa-se a letra D.
Portanto, o resultado da conversão será: 1010011012 = 14D16.
Sistema de numeração octal
O código octal, como o nome já diz, utiliza a base 8.
O código octal apresenta 3 bits por caractere, podendo apresentar no máximo 8
símbolos (23), combinados em grupos.
Estes símbolos são os mesmos da numeração decimal, excluindo o 8 e 9.
Eletrônica digital
SENAI-SP - INTRANET
12
Exemplo
Decimal BCD Binário Octal
0 0000 000 0
1 0001 001 1
2 0010 010 2
3 0011 011 3
4 0100 100 4
5 0101 101 5
6 0110 110 6
7 0111 111 7
Comentário
A grande vantagem do código octal sobre o código binário (BCD) é o total
aproveitamento dos bits. Daí sua grande utilização em computadores.
Operações aritméticas
Qualquer operação executada por equipamentos munidos de circuitos lógicos digitais é
realizada necessariamente por meio de operações aritméticas ou lógicas entre
palavras binárias.
Neste capítulo, estudaremos as operações de adição, subtração e multiplicação, bem
como as operações lógicas E, OU, NÃO efetuadas entre palavras binárias.
Para compreender bem esse assunto, você precisa conhecer circuito integrado,
operações lógicas e sistema binário.
Eletrônica digital
SENAI-SP - INTRANET
13
Operações aritméticas do sistema binário
Para facilitar a compreensão de circuitos lógicos e aritméticos, tais como somadores e
subtratores é necessário estudar as operações aritméticas de adição, subtração e
multiplicação de números binários.
Adição
A operação de adição de números binários é idêntica à do sistema decimal. O sistema
binário, como já sabemos, possui apenas dois algarismos: 0 e 1. Para a realização da
soma, existem as seguintes condições:
0 + 0 = 0
1 + 0 = 1
0 + 1 = 1
1 + 1 = 0 e vai 1 = 10 (um, zero)
Observação
Na condição 1 + 1 = 10 (um, zero) está exemplificada a regra de transporte na qual 1 é
transportado para a coluna seguinte, ou seja, "vai um".
Por exemplo, a soma de 1102 + 1012, de acordo com essas regras é realizada do
seguinte modo:
 1*
1 1 0
1 0 1
1 0 1 1
* transporte ou vai-um
Assim, 1102 + 1012 = 10112
Subtração
O processo de subtração binária é igual ao de subtração decimal. As regras da
subtração binária são:
0 - 0 = 0
1 - 1 = 0
1 - 0 = 1
0 - 1 = 1 e "empresta um"
Eletrônica digital
SENAI-SP - INTRANET
14
Observação
Na condição 0 - 1 = 1 está exemplificada a regra de transporte na qual 1 é
emprestado da coluna seguinte.
Veja, por exemplo, a subtração de 1102 - 102:
1 1 02
1 02
1 0 02
Assim, 1102 - 102 = 1002
Veja, agora, um exemplo com "empresta um":
→ transporte ou empréstimo de 1
 1 0 0 1 0 12
1 0 1 02
1 1 0 1 12
Assim, 1001012 - 10102 = 110112
Subtração pelo "complemento"
A subtração de números binários pode ser efetuada pela soma do complemento. Esse
método possui três variações:
• Soma simples do complemento;
• Soma do complemento de 1;
• Soma do complemento de 2.
Subtração por soma simples do complemento
Para realizar a subtração por soma simples do complemento, procede-se da seguinte
forma:
• Determina-se o complemento do minuendo (transformando o 1 em 0 e o 0 em 1);
• Soma-se o subtraendo;
• Determina-se o complemento do resultado.
Exemplo
Subtrair 00102 de 01112
Eletrônica digital
SENAI-SP - INTRANET
15
1 0 0 0 → (complemento de 0111)
0 0 1 0 +
1 0 1 0 0 1 0 1 (complemento de 1010)
Portanto, o resultado é 01012.
Pode-se provar a exatidão desse resultado comparando-se com o da subtração
decimal:
 0 1 1 12 → 710
- 0 0 1 02 → -210
 0 1 0 12 → 510
Subtração por soma do complemento de 1
Esse método de subtração segue a seguinte seqüência:
• Determina-se o complemento de 1 do subtraendo, transformando-se o 0 em 1 e o 1
em 0;
• Efetua-se a soma do minuendo com o complemento de 1 do subtraendo;
• Soma-se o vai-um ao bit menos significativo.
Exemplo
Subtrair 01102 de 11012
 1 1 0 12
+ 1 0 0 12 complemento de 1 de 0110
1 0 1 1 0
↓
vai-um
Soma do vai-um ao resultado: 0 1 1 0
+ 1
0 1 1 1
Portanto, 0111 é o resultado final.
Pode-se comprovar esse resultado, comparando-o com o obtido na subtração decimal.
1 1 0 12 → 1310
- 0 1 1 02 → - 610
0 1 1 12 → 710
Eletrônica digital
SENAI-SP - INTRANET
16
Observação
Se o subtraendo tiver menos dígitos do que o minuendo, deve-se completar com zeros
as posições que faltarem antes de completar o subtraendo. Por exemplo:
1 1 1
1 0 0 1 12 1 0 0 1 12 1 0 0 1 12
- 0 1 12 - 0 0 0 1 12 + 1 1 1 0 02
1 1 0 1 1 1
 1 +
1 0 0 0 02
O resultado pode ser provado se comparado com o resultado da operação executada
com números decimais:
1 0 0 1 12 → 1910
- 0 1 12 → - 310
1 0 0 0 02 → 1610
Subtração por soma do complemento de 2
O método de subtração pela soma do complemento de 2 segue a seguinte seqüência:
• Determina-se o complemento de 1 do subtraendo;
• Soma-se 1 ao subtraendo (complemento de 1) a fim de obter o complemento de 2;
• Soma-se o minuendo com o complemento de 2 do subtraendo;
• Ignora-se o vai-um do resultado da soma.
Exemplo
Efetuar a seguinte subtração: 11012 - 01102
1 0 0 1 ← complemento 1 do subtraendo
+ 1
1 0 1 0 ← complemento de 2 do subtraendo
1 1 0 1 ← minuendo
1 0 1 0 ← complemento de 2 do subtraendo
(1)0 1 1 1
Como o vai-um é ignorado, o resultado de 11012 - 01102 = 01112.
Eletrônica digital
SENAI-SP - INTRANET
17
Multiplicação
A multiplicação de números binários é feita do mesmo modo como no sistema decimal,
ou seja:
0 . 0 = 0
0 . 1 = 0
1 . 0 = 0
1 . 1 = 1
Exemplo
Multiplicar 110102 . 102
1 1 0 1 02 26
. 1 02 ⋅ 2
0 0 0 0 0 5210
1 1 0 1 0 1
1 1 0 1 0 02
Eletrônica digital
SENAI-SP - INTRANET
18
Eletrônica digital
SENAI-SP - INTRANET 19
Portas lógicas básicas
Os circuitos eletrônicos são divididos em dois grupos: circuitos analógicos e circuitos
digitais.
Nos circuitos analógicos, os componentesoperam normalmente de forma contínua ou
linear, como, por exemplo os amplificadores e as fontes reguladas.
Os circuitos digitais, também chamados de chaveadores, empregam componentes que
operam nos estados de corte ou saturação. É o caso de um transistor que, conectado
a um circuito, em um momento está cortado e no outro, saturado.
A partir deste momento, vamos começar a estudar os circuitos digitais. Antes, porém,
serão apresentados conceitos básicos que você deverá aprender a fim de
compreender melhor o funcionamento desse tipo de circuito. Eles são: estados ou
níveis lógicos, funções lógicas e operações lógicas.
Estados ou níveis lógicos
Em sistemas digitais, trabalha-se com dois estados ou níveis lógicos, pois a eletrônica
digital apoia-se no princípio da lógica que considera uma proposição verdadeira ou
falsa.
Assim, um ponto qualquer do circuito digital pode assumir apenas um de dois estados:
• Ligado ou desligado; • Saturado ou cortado;
• Alto ou baixo; • Com pulso ou sem pulso;
• Fechado ou aberto; • Excitado ou desexcitado.
Eletrônica digital
SENAI-SP - INTRANET20
Suponhamos, por exemplo, um circuito em que uma lâmpada é acionada por um
interruptor. Nesse caso, a lâmpada pode assumir os dois estados: ligado ou desligado.
Um relê, dentro de um circuito, assume os estados energizado ou desenergizado. Do
mesmo modo, um transistor ligado como chave no circuito pode assumir os estados
saturado ou em corte.
Os sistemas digitais processam apenas os números binários 1 (um) e 0 (zero). Isso
significa que se associarmos o valor binário 1 a um estado ou nível lógico,
associaremos o valor binário 0 ao outro estado.
Função lógica
A função lógica (f) é uma variável dependente e binária. Seu valor é o resultado de
uma operação lógica em que se relacionam entre si duas ou mais variáveis binárias.
As funções lógicas operam com variáveis independentes (elementos de entrada em
um circuito) e com variáveis dependentes (elementos de saída). Veja os circuitos a
seguir.
Convenção:
A e B = Variáveis independentes (de entrada)
Y ou S = Variável dependente (de saída)
Normalmente, as variáveis lógicas independentes (de entrada) são representadas por
letras maiúsculas A, B, C... N; as variáveis dependentes (de saída), por S ou Y.
Eletrônica digital
SENAI-SP - INTRANET 21
As funções lógicas têm apenas dois estados: o estado 0 e o estado 1.
Operações lógicas
A relação entre duas ou mais variáveis que representam estados é estabelecida
através de operações lógicas.
As operações lógicas são:
• Produto ou multiplicação lógica;
• Soma lógica;
• Inversão.
Essas operações, nos circuitos ou sistemas lógicos, são efetuadas por blocos
denominados portas lógicas.
Portas lógicas básicas
Portas são unidades básicas de sistemas lógicos eletrônicos.
Porta lógica é qualquer arranjo físico capaz de efetuar uma operação lógica. As portas
lógicas operam com números binários, ou seja, com os dois estados lógicos 1 e 0.
Os sistemas digitais, mesmo os mais complexos como os computadores, são
constituídos a partir de portas lógicas básicas.
As portas lógicas básicas são três:
• A porta E que realiza a operação produto ou multiplicação lógica;
• A porta OU que realiza a operação soma lógica;
• A porta NÃO ou inversora que realiza a operação inversão, ou negação ou
complementação.
Porta E
A função E é aquela que assume o valor 1 quando todas as variáveis de entrada
forem iguais a 1; e assume o valor 0 quando uma ou todas as variáveis de entrada
forem iguais a 0.
Eletrônica digital
SENAI-SP - INTRANET22
A operação E ("AND" em inglês), é a multiplicação ou o produto lógico de duas ou
mais variáveis binárias. Essa operação pode ser expressa da seguinte maneira:
Y = A ⋅⋅⋅⋅ B.
Essa expressão é lida da seguintes forma: a saída (Y) é igual a A e B.
Observação
O ponto (⋅) é uma função lógica e lê-se e.
A figura a seguir mostra o circuito elétrico equivalente à porta E.
Convenção:
Chave Aberta = 0
Chave Fechada = 1
Lâmpada Apagada = 0
Lâmpada Acesa = 1
Neste circuito, a lâmpada (saída Y) acenderá (1) somente se ambas as chaves de
entrada A e B estiverem fechadas (1).
A seguir, apresentamos todas as combinações possíveis das chaves A e B, assim
como a respectiva tabela-verdade que é a forma de representação gráfica das
funções lógicas.
Combinações possíveis Tabela-verdade
Chaves
De entrada
Saída
(lâmpada) Entrada Saída
B A Y B A Y
Aberta aberta apagada 0 0 0
Aberta fechada apagada 0 1 0
Fechada aberta apagada 1 0 0
Fechada fechada acesa 1 1 1
Os símbolos ou blocos lógicos para a porta E são mostrados a seguir. Observe as
duas variáveis de entrada A e B e a saída Y.
Eletrônica digital
SENAI-SP - INTRANET 23
Muitas vezes, um circuito lógico tem três variáveis, ou seja, uma porta E de três
entradas (A, B e C) e uma saída (Y). Neste caso, a operação será expressa assim:
 A . B . C = Y ou Y = A . B . C.
Os símbolos da porta E com três variáveis de entrada são mostrados a seguir.
Observação
É possível construir uma porta E de três entradas empregando duas portas E de duas
entradas. A ilustração a seguir mostra o diagrama de blocos lógicos da porta E de
três entradas bem como seu circuito elétrico equivalente.
As combinações possíveis da operação E com três variáveis e a tabela-verdade
correspondente são apresentadas a seguir.
Combinações possíveis Tabela verdade
Chaves
de entrada
Saída
(Lâmpada) Entradas Saídas
C B A Y C B A Y
aberta aberta aberta apagada 0 0 0 0
aberta aberta fechada apagada 0 0 1 0
aberta fechada aberta apagada 0 1 0 0
aberta fechada fechada apagada 0 1 1 0
fechada aberta aberta apagada 1 0 0 0
fechada aberta fechada apagada 1 0 1 0
fechada fechada aberta apagada 1 1 0 1
fechada fechada fechada acesa 1 1 1 1
Eletrônica digital
SENAI-SP - INTRANET24
Porta OU
A função OU é aquela que assume valor 1 quando uma ou mais variáveis de entrada
forem iguais a 1; e assume o valor 0 quando todas as variáveis de entrada forem
iguais a 0.
A operação OU, executada pela porta OU ("OR" em inglês) é a soma lógica de duas
ou mais variáveis binárias. Essa operação é expressa do seguinte modo: Y = A + B.
A expressão é lida da seguinte forma: a saída Y é igual a A ou B.
Observação
O símbolo (+) nesta expressão significa OU.
A figura a seguir mostra o circuito elétrico equivalente à porta OU.
Convenção:
Chave Aberta = 0
Chave Fechada = 1
Lâmpada Apagada = 0
Lâmpada Acesa = 1
A lâmpada (Y) acenderá quando ou a chave A ou a chave B estiver fechada. Ela
também acenderá quando A e B estiverem fechadas. Quando A e B estiverem
abertas, a lâmpada não acenderá.
A seguir veja as combinações possíveis das chaves e também a tabela-verdade da
função OU.
Combinações possíveis Tabela-verdade
Chaves
de entrada Saída (lâmpada) Entrada Saída
B A Y B A Y
aberta aberta apagada 0 0 0
aberta fechada acesa 0 1 1
fechada aberta acesa 1 0 1
fechada fechada acesa 1 1 1
Observe, nas tabelas, como a saída do circuito OU é ativada quando pelo menos uma
ou todas as chaves estiverem fechadas.
Eletrônica digital
SENAI-SP - INTRANET 25
Os símbolos lógicos da porta OU com duas entradas (A e B) e a saída (Y) estão
esquematizados na ilustração a seguir.
Uma porta OU de três entradas apresenta as variáveis A, B e C para as entradas e Y
para a saída. Neste caso, a operação será expressa da seguinte forma:
A + B + C = Y
Os símbolos da porta OU com três variáveis de entrada são mostrados a seguir.
Observação
É possível construir uma porta OU de três entradas utilizando duas portas OU de duas
entradas.
Eletrônica digital
SENAI-SP - INTRANET26
A ilustração a seguir mostra o diagrama de blocos lógicos da porta OU de três
entradas, bem como seu circuito elétrico equivalente.
Observe agora a tabela das combinações possíveis da porta OU de três variáveis e
sua respectiva tabela-verdade.
Combinações possíveis Tabela verdade
Chaves
de entrada
Saída
(Lâmpada) Entradas Saídas
C B A Y C B A Y
aberta aberta aberta apagada 0 0 0 0
aberta aberta fechada acesa 0 0 1 1
aberta fechada aberta acesa 0 1 0 1
abertafechada fechada acesa 0 1 1 1
fechada aberta aberta acesa 0 1 1 1
fechada aberta fechada acesa 1 0 1 1
fechada fechada aberta acesa 1 1 0 1
fechada fechada fechada acesa 1 1 1 1
Porta NÃO
A função NÃO, ou função complemento, ou ainda, função inversora é a que inverte o
estado da variável de entrada. Se a variável de entrada for 1, ela se tornará 0 na saída.
Se a variável de entrada for 0, ela se tornará 1 na saída.
A operação lógica inversão é realizada pela porta lógica NÃO ("NOT" em inglês). Ela
consiste em converter uma dada proposição em uma proposição a ela oposta. É
expressa da seguinte maneira: AY = .
Essa expressão é lida da seguinte forma: saída Y é igual a não A pois o traço sobre o
A significa não. Para o A pode-se dizer também A barrado ou A negado.
Eletrônica digital
SENAI-SP - INTRANET 27
Veja a seguir o circuito elétrico equivalente a uma porta NÃO e seus símbolos lógicos.
Convenção:
Chave Aberta = 0
Chave Fechada = 1
Lâmpada Apagada = 0
A lâmpada Y acenderá (1) quando a chave A estiver aberta (0). Quando a chave A
estiver fechada (1), a lâmpada não acenderá.
Veja a seguir, as combinações possíveis da chave e a respectiva tabela-verdade.
Combinações possíveis Tabela verdade
Chaves de
entrada
Saida
(lâmpada) Entrada Saída
A Y A Y
aberta acesa 0 1
fechada apagada 1 0
Quando houver negação de uma variável já negada, ( A , que se lê: A barrado
barrado; ou ainda, não não A), o resultado será a própria variável, ou seja: AAY == .
Em uma expressão, quando o traço estiver sobre uma variável, somente essa variável
é negada. Por exemplo, na expressão YBA = , somente a variável A é negada.
O diagrama de blocos dessa expressão apresenta a seguinte configuração:
Quando o traço estiver sobre toda a expressão, ou seja, BAY += , o resultado da
expressão é que será negado.
Eletrônica digital
SENAI-SP - INTRANET28
Essa expressão é representada pelo diagrama de blocos mostrado a seguir. Observe
que a negação atua sobre a saída da porta OU, que é o resultado da expressão.
Pode-se demonstrar essa afirmação pela tabela-verdade da expressão YBA =+ .
Entrada Y
A B A + B BA ++++
0 0 0 1
0 1 1 0
1 0 1 0
1 1 1 0
Eletrônica digital
SENAI-SP - INTRANET 29
Portas lógicas derivadas
Os sistemas digitais mais complexos como os computadores de grande porte, são
construídos a partir das portas lógicas básica E, OU e NÃO. A partir dessas portas
podem-se construir quatro outras portas denominadas de portas lógicas derivadas.
Elas são: porta NE (ou NÃO E), a porta NOU (ou NÃO OU), a porta OU EXCLUSIVO e
a porta NÃO OU EXCLUSIVO.
Neste capítulo serão estudados os símbolos lógicos, a tabela-verdade e a expressão
booleana das portas lógicas derivadas usadas em sistemas digitais.
Vamos iniciar esse estudo por alguns conceitos da álgebra de Boole e que são
necessários ao estudo da lógica digital. Para isso, é preciso ter conhecimentos
anteriores sobre portas lógicas básicas e construção de tabela-verdade.
Álgebra de Boole
A Álgebra de Boole é a parte da matemática destinada à análise e projetos de
sistemas lógicos. Seu criador foi o matemático George Boole (1815-1864).
A álgebra booleana opera com variáveis que só podem assumir dois valores lógicos,
usando para isso números binários. Assim, por exemplo, tanto a variável A, como a B e
a Y podem assumir os valores 0 ou 1.
A álgebra booleana é aplicada aos sistemas digitais que também trabalham com dois
estados ou níveis lógicos. Assim, para operar matematicamente dentro dos princípios
da álgebra booleana, basta associar o valor binário 1 a um dos estados lógicos e o
valor binário 0 ao outro estado.
Eletrônica digital
SENAI-SP - INTRANET30
Operações lógicas fundamentais
Na álgebra booleana, as operações lógicas básicas são três:
Operação Expressão Lê-se
Multiplicação ou produto lógico - E A ⋅ B A e B
Adição ou soma lógica - OU A + B A ou B
Negação ou complementação - NÃO A A barrado ou não A
Operação produto lógico
A operação produto lógico (ou multiplicação) permite obter uma nova proposição
(saída Y) a partir de duas ou mais proposições (variáveis A, B, C ... N), ligadas pela
palavra E.
A expressão algébrica booleana para a operação E é: Y = A ⋅⋅⋅⋅ B
A expressão booleana da operação E com três variáveis é: Y = A ⋅⋅⋅⋅ B ⋅⋅⋅⋅ C
A operação E é definida pela tabela a seguir.
A B Y (A ⋅⋅⋅⋅ B)
0 0 0
0 1 0
1 0 0
1 1 1
Lembre-se de que a porta E pode ter duas ou mais entradas e terá sempre uma única
saída. Essa saída terá o estado 1 somente quando todas as entradas tiverem o
estado 1.
Propriedades da operação E
As propriedades da operação E e as respectivas expressões booleanas são as
seguintes:
• Associativa: A (BC) = (AB) C
• Comutativa: AB = BA
• Distributiva: A + (BC) = (A + B) (A + C)
A título de exemplo, vamos demonstrar como, através da tabela-verdade, pode-se
provar a propriedade associativa da operação E.
A (BC) = (AB) C
Eletrônica digital
SENAI-SP - INTRANET 31
Y1 Y2
A B C (B ⋅⋅⋅⋅ C) A (BC) (A ⋅⋅⋅⋅ C) (AB) C
0 0 0 0 0 0 0
0 0 1 0 0 0 0
0 1 0 0 0 0 0
0 1 1 1 0 0 0
1 0 0 0 0 0 0
1 0 1 0 0 0 0
1 1 0 0 0 1 0
1 1 1 1 1 1 1
Observação
As colunas dos resultados ou saída (Y) apresentam, linha por linha, os mesmos
valores. Isso prova que A (BC) = (AB) C.
Identidades básicas
A operação E possui as seguintes identidades básicas:
a. A ⋅ 0 = 0
b. A ⋅ 1 = A
c. A ⋅ A = A
d. A ⋅ A = 0
Observação
É o postulado da multiplicação lógica que determina as regras da multiplicação
booleana, ou seja:
a. (A) ⋅ (B) = (Y)
b. 0 ⋅ 0 = 0
c. 0 ⋅ 1 = 0
d. 1 ⋅ 0 = 0
e. 1 ⋅ 1 = 1
Vamos agora analisar cada identidade básica a partir desse postulado.
a. A ⋅⋅⋅⋅ 0 = 0 Postula-se que todo número multiplicado por 0 (zero) é igual a 0 (zero).
Temos assim as seguintes possibilidades:
00.11ASe
00.00ASe
)Y()B(.)A(
=→=
=→=
=
Assim, A ⋅⋅⋅⋅ 0 = 0
Eletrônica digital
SENAI-SP - INTRANET32
b. A ⋅⋅⋅⋅ 1 = A Demonstramos que se :
11.11ASe
00.00ASe
)Y()B(.)A(
=→=
=→=
=
Portanto: A ⋅⋅⋅⋅ 1 = A
c. A ⋅⋅⋅⋅ A = A Existem duas possibilidades:
01.11ASe
00.00ASe
)Y()B(.)A(
=→=
=→=
=
Portanto, A ⋅⋅⋅⋅ A = A
d. A ⋅⋅⋅⋅ A = 0 Analisando as possibilidades:
00.11ASe
01.00ASe
)Y()B(.)A(
=→=
=→=
=
Portanto: A ⋅⋅⋅⋅ A = 0
Operação soma lógica
A operação soma ou adição lógica permite uma nova proposição (saída Y) a partir de
duas ou mais proposições (variáveis A, B, C ... N), ligadas pela palavra OU.
A expressão algébrica booleana da operação OU é: Y = A + B. A saída é igual a A ou
B.
A expressão booleana da operação OU com três variáveis será:
Y = A + B + C.
A operação OU é definida pela tabela mostrada a seguir.
A B Y (A + B)
0 0 0
0 1 1
1 0 1
1 1 1
A porta OU pode ter duas ou mais entradas e uma só saída. Essa saída terá o estado
1 quando pelo menos uma ou todas as entradas tiverem o estado 1.
Eletrônica digital
SENAI-SP - INTRANET 33
Propriedades da operação OU
As propriedades da operação OU e as respectivas expressões booleanas são as
seguintes:
• Associativa: A + (B + C) = (A + B) + C
• Comutativa: A + B = B + A
• Distributiva: A (B + C) = AB + AC
A título de exemplo, a propriedade distributiva da operação OU A (B + C) = AB + AC,
é demonstrada a seguir por meio da tabela-verdade.
Y1 Y2
A B C (B + C) A (B + C) A (B + C) (A ⋅⋅⋅⋅ C) AB + AC
0 0 0 0 0 0 0 0
0 0 1 1 0 0 0 0
0 1 0 1 0 0 0 0
0 1 1 1 0 0 0 0
1 0 0 0 0 0 0 0
1 0 1 1 1 0 1 1
1 1 0 1 1 1 0 1
1 1 1 1 1 1 1 1
Observação
As colunas dos resultados ou saídas apresentam, linha por linha, os mesmos valores.
Isso prova que: A (B + C) + AB + AC
Identidades básicas
A operação OU possui as seguintes identidades básicas:
a. A + 0 = A
b. A + 1 = 1
c. A + A = A
d. A + A = 1
Observação
O postulado da adição determina as regras da adição dentro da álgebra booleana.
(A) + (B) = (Y)
a. 0 + 0 = 0
b. 0 + 1 = 1
c. 1 + 0 = 1
d. 1 + 1 = 1
A partir desse postulado é possível analisar cada identidade básica.
Eletrônica digital
SENAI-SP - INTRANET34
a. A + 0 = A As possibilidades são:
 (A) + (B) = (Y)
se A = 0 → 0 + 0 = 0
A = 1 → 1 + 0 = 1
O resultado será, portanto,sempre A.
b. A + 1 = 1
 (A) + (B) = (Y)
se A = 0 → 0 + 1 = 1
A = 1 → 1 + 1 = 1
O resultado será sempre 1. Portanto, A + 1 = 1
c. A + A = A
 (A) + (B) = (Y)
se A = 0 → 0 + 0 = 0
A = 1 → 1 + 1 = 1
Conclui-se que ao efetuar a soma lógica da mesma variável, o
resultado será essa mesma variável.
d. A + A = 1 É possível demonstrar que sempre que efetuarmos a soma lógica de
uma variável ao seu complemento, o resultado será 1.
 (A) + (B) = (Y)
Se A = 0 e A = 1 → 0 + 1 = 1
A = 1 e A = 0 → 1 + 0 = 1
Operação inversão
A operação lógica inversão ou negação ou complementação consiste em converter
uma proposição dada numa proposição a ela oposta.
A expressão algébrica booleana da operação não de acordo com o enunciado é:
A = A (a entrada A é igual à saída não A).
A operação NÃO é definida pela seguinte tabela:
A Y (A)
0 1
1 0
Eletrônica digital
SENAI-SP - INTRANET 35
A operação inversão, executada pela porta NÃO, tem apenas uma entrada e uma
saída. A saída terá o estado 1 quando a entrada for 0, pois a negação ou oposto de 1 é
0.
Identidades básicas
As identidades básicas da operação NÃO são:
(A) (B) (Y)
a. A + A = 1
b. A . A = 0
c. A = A
Observação
Ao complemento de A, chamamos A (lê-se: não A ou A barrado). Desse modo, temos:
A = 0 A = 1
A = 1 A = 0
a. A + A = 1
(A) (B) (Y)
Se A = 0 e A = 1 → 0 + 1 = 1
A = 1 e A = 0 → 1 + 0 = 1
Portanto, A ou A = 1.
b. A A = 0
 (A) (B) (Y)
Se A = 0 e A = 1 → 0 ⋅ 1 = 0
A = 1 e A = 0 → 1 ⋅ 0 = 0
Portanto, A e A = 0.
c. A = A (não não A = A)
Se A = 0 A = 1; então A = 0
Portanto, A = A
Ou, A = 1 → A = 0, donde: A = 1
Portanto, A = A.
Portas lógicas derivadas
As portas lógicas derivadas são:
Eletrônica digital
SENAI-SP - INTRANET36
• Porta NÃO E ou NE;
• Porta NÃO OU ou NOU;
• Porta OU EXCLUSIVO ou XOU;
• Porta NÃO OU-EXCLUSIVO ou XNOU.
Porta NÃO E (NE)
Quando um inversor é conectado à saída de uma porta E, obtemos uma porta NÃO E
("NAND" em inglês), cujos diagramas de blocos são mostrados a seguir.
Nos diagramas, as entradas A e B são submetidas a uma operação E (A ⋅⋅⋅⋅ B). em
seguida, A ⋅ B é invertida pela porta NÃO formando à saída a seguinte expressão
booleana.
B.AY ⋅=
O traço sobre B.A ⋅ indica a inversão do produto A e B.
A operação NÃO E é uma composição da operação E com a operação NÃO. Isso
significa que ela resulta na função E invertida. Isso pode ser verificado na tabela-
verdade a seguir.
Entrada Saída
A B (A - B) )BA( ⋅
0 0 0 1
0 1 0 1
1 0 0 1
1 1 1 0
Eletrônica digital
SENAI-SP - INTRANET 37
Os símbolos lógicos da porta NE são mostrados a seguir.
A porta NÃO E como outros blocos lógicos pode ter duas ou mais entradas. É uma
porta amplamente usada em sistemas digitais e é considerada a porta universal.
Observação
É possível obter um circuito NÃO E de várias entradas. Para isso, basta ligar as
entradas em paralelo de modo que elas constituam uma única entrada, conforme
mostra a ilustração a seguir.
Porta NÃO OU
Quando se conecta um inversor à saída de um porta OU, obtemos uma porta NOU
("NOR" em inglês). O diagrama de blocos a seguir indica como é formada uma porta
NOU.
Nesse circuito, uma porta OU está conectada a um inversor. As entradas A e B são
submetidas a uma operação OU (A + B). Em seguida, A + B é invertida pela porta
NÃO, formando à saída a seguinte expressão booleana: BAY += .
Eletrônica digital
SENAI-SP - INTRANET38
A tabela-verdade a seguir mostra a operação da porta NOU. A coluna de saída da
porta NOU é o complemento ou inversão da operação OU.
Entrada Saída
A B (A + B) BA +
0 0 0 1
0 1 1 0
1 0 1 0
1 1 1 0
A operação NÃO OU resulta verdadeira (1) quando todas as variáveis de que dependa
são falsas (0).
Veja a seguir, os símbolos lógicos da porta NÃO OU.
Porta OU-EXCLUSIVO (XOU)
A porta OU-EXCLUSIVO ("XOR" em inglês) é ativada somente quando na entrada
aparecer um número ímpar de uns. Ou, a saída será 1 quando as variáveis de entrada
forem diferentes. Na tabela-verdade a seguir, observe que as entradas das linhas 2 e
3 têm um número ímpar de uns.
Entrada Saída
A B Y
0 0 0
0 1 1
1 0 1
1 1 0
Observe agora a expressão booleana da porta XOU extraída da tabela-verdade:
BABAY ⋅+⋅= .
Eletrônica digital
SENAI-SP - INTRANET 39
Com essa expressão booleana, pode ser desenvolvido um circuito lógico usando
portas E, OU e inversoras.
Os circuitos mostrados podem ser também representados da seguinte maneira.
Este circuito executa a função lógica XOU. A entrada A e a entrada B são submetidas
juntas e exclusivamente a uma operação OU.
Veja a seguir os símbolos lógicos da porta XOU.
A expressão booleana Y B A =⊕ é uma expressão XOU simplificada. O símbolo ⊕
significa OU-EXCLUSIVO em álgebra booleana.
A expressão B AY ⊕= é lida da seguinte maneira: a saída é igual a A OU-
EXCLUSIVO B.
Eletrônica digital
SENAI-SP - INTRANET40
Porta NOU-EXCLUSIVO (XNOU) - Equivalência
A porta NOU-EXCLUSIVO ("XNOR" em inglês) executa a operação NÃO OU-
EXCLUSIVO que é a inversão do resultado da operação XOU (OU-EXCLUSIVO).
Veja a seguir a tabela-verdade da porta NOU-EXCLUSIVO de duas entradas:
Entrada Saída
A B ( BA ⊕ ) ( BA ⊕ )
0
0
1
1
0
1
0
1
0
1
1
0
1
0
0
1
Observe que a saída da operação XNOU é a inversão da operação XOU. Portanto, se
a expressão algébrica booleana de XOU é B AY ⊕= , a expressão booleana de
XNOU é a negação ou inversão de XOU, ou seja: B AY ⊕= .
Enquanto a porta XOU é um detetor de número ímpar de uns, a porta XNOU detecta
números pares de uns. A porta XNOU produzirá uma saída 1 quando um número par
de uns aparecer nas entradas.
O diagrama de blocos da porta XNOU é mostrado a seguir.
Observe como uma saída da porta XOU é invertida, dando a função NOU-
EXCLUSIVO.
Veja a seguir os símbolos lógicos da porta XNOU.
Eletrônica digital
SENAI-SP - INTRANET 41
A tabela a seguir demonstra um resumo das identidades das funções, propriedades e
teorias de álgebra booleana.
Álgebra Booleana Identidade
A . 0 = 0
A . 1 = A
A . A = AFunção �E�
A . A = 0
A + 0 = A
A + 1 = 1
A + A = AFunção �OU�
A + A = 1
A + A = 1
A A = 0Função �INVERSOR�
A = A
Propriedade associativa da �soma lógica� (A + B) + C = A + (B + C)
Propriedade associativa do �produto lógico� A (AB) = (AB) C
Propriedade comutativa da �soma lógica� A + B = B + A
Propriedade comutativa do �produto lógico� AB = BA
Propriedade distributiva A(B + C) = AB + AC
(A + B) (A + C) = A + BC
...BA...AB +=Leis de Morgan
...BA...BA =+
Teoremas de absorção A)BA(A =+⋅
A + AB = A
AB)BA(A =+⋅
BABAA +=+
Eletrônica digital
SENAI-SP - INTRANET42
Eletrônica digital
SENAI-SP - INTRANET 43
Famílias lógicas
A implementação de circuitos eletrônicos se faz a partir de diversos blocos lógicos
classificados em famílias lógicas.
Famílias lógicas são o assunto deste capítulo. Para melhor estudá-lo, é necessário ter
conhecimentos anteriores sobre portas lógicas básicas e derivadas.
Características das famílias lógicas
Família lógica é um conjunto de circuitos integrados que apresentam a mesma
característica tecnológica de construção.
Cada família emprega componentes diferenciados na sua estrutura. Isso propicia
características diferentes de uma família para outra.
As principais características envolvidas no processo de seleção de famílias são:
• Tensão de alimentação, ou seja, a faixa de tensão na qual determinada família
lógica pode trabalhar;
• Impedância de entrada, ou seja, o valor ôhmico que cada entrada oferece como
carga onde for ligada.
• Corrente máxima de saída, ou seja, o valor de corrente que pode ser drenada da
porta por uma carga a ela conectada.
Faixa de tensão do nível lógico
São dois os níveis lógicos de tensão: nível lógico 1, nível lógico 0.
Ambos os níveis variam dentro de faixas. O nível 0, por exemplo, não precisa
necessariamente corresponder ao valor 0, mas a uma tensão abaixo de um certo valor
máximo.
Eletrônica digital
SENAI-SP - INTRANET44
O nível 1 pode, também, ser uma tensão situada numa faixa entre um valormínimo e
um valor máximo. Veja a figura a seguir.
Cada família lógica possuirá uma faixa para o nível 0 e outra para o nível 1.
Tempo de propagação
A tensão de saída de uma porta nunca responde instantaneamente às variações de
entrada. Há sempre um certo atraso associado à porta lógica. Assim, o tempo de
propagação corresponde à média aritmética entre os tempos médios de propagação
para mudanças de estados na entrada e na saída.
A figura a seguir mostra as formas de onda de entrada e de saída de uma porta lógica
e os atrasos que ocorrem.
Quanto menor o tempo de propagação, maior será a freqüência em que determinada
família poderá trabalhar.
Fan-in
Fan-in é a carga fornecida pela entrada de uma porta lógica à saída da porta anterior à
qual está conectada.
Eletrônica digital
SENAI-SP - INTRANET 45
A figura a seguir mostra a entrada de uma porta E atuando como carga para a saída
da porta NÃO E.
Para cada família existe uma carga padrão. A carga padrão é expressa de forma
adimensional, isto é, não corresponde a nenhuma medida. Por exemplo, fan-in = 1
(entrada típica).
Fan-out
Fan-out é o número máximo de entradas de portas da mesma família que podem ser
conectadas à saída de uma única porta como mostra a figura a seguir.
O fan-out é determinado em função da capacidade que o estágio de saída de uma
porta lógica tem de fornecer e drenar corrente.
O número que expressa o fan-out também é adimensional. Por exemplo, fan-out 10
significa que uma saída pode ativar dez cargas-padrão (fan-in = 1) da mesma família
lógica ao mesmo tempo.
Eletrônica digital
SENAI-SP - INTRANET46
Fan-out é dado importante quando se interligam CIs da mesma família porque está
diretamente relacionado com os valores IIL, IIH, IOL e IOH.
Potência dissipada
Potência dissipada é a dissipação de energia elétrica expressa em miliwatts.
Normalmente este termo é definido por uma freqüência de trabalho em torno de 50%.
Temperatura
A temperatura exprime os limites da temperatura ambiente normal em que o circuito
integrado deve operar.
Compatibilidade
Compatibilidade é a capacidade que as subfamílias de uma família lógica têm de se
interligarem desde que seja observando o fan-out dos blocos lógicos envolvidos.
Portas lógicas
Os circuitos integrados, segundo a tecnologia de construção, são agrupados em
famílias.
O primeiro grupo de famílias é composto pelos seguintes tipos de circuitos:
• DL (Diode Logic): lógica com diodos;
• DTL (Diode Transistor Logic): lógica com diodos e transistores;
• HTL (High Threshold Logic): lógica de alta imunidade a ruídos.
Essas famílias foram substituídas pelas famílias relacionadas a seguir.
• TTL (Transistor Transistor Logic): lógica transistor transistor;
• MOS (Metal Oxide Semiconductor): metal-óxido-semicondutor;
• C-MOS (Complementary Metal Oxide Semiconductor): MOS complementar.
Observação
A designação das famílias lógicas corresponde às siglas de sua denominação em
inglês.
Família lógica com diodo
A família lógica com diodo é representada pela família DL (lógica com diodos) que é
implementada a partir de componentes discretos como diodos e resistores.
Eletrônica digital
SENAI-SP - INTRANET 47
A função do diodo nessa família lógica é a de um comutador, porque o diodo é um
semicondutor que apresenta os estados de condução e não-condução bem
diferenciados.
Os circuitos básicos da família lógica DL são as portas lógicas E e OU.
Porta E
A partir da tabela-verdade e do diagrama a seguir, vamos mostrar como funciona uma
porta básica E em lógica positiva com diodos.
A B S
0
0
1
1
0
1
0
1
0
0
0
1
Tensão de
entrada Diodos
Tensão
de saída
Número
lógico
Linhas da
tabela
verdade VA VB V1 V2 VS S
1
2
3
4
0 V
0 V
+VCC
+VCC
0 V
+VCC
0 V
+VCC
conduz
conduz
corta
corta
conduz
corta
conduz
corta
0,6 V
0,6 V
0,6 V
VCC - IL ⋅ R
0
0
0
1
Porta OU
O circuito a seguir mostra a configuração de uma porta OU da família DL.
Eletrônica digital
SENAI-SP - INTRANET48
Ligando qualquer diodo ao nível 1 (+VCC) este entrará em condução levando à saída da
porta o nível VCC - 0,6V que corresponde à queda de tensão no diodo.
É importante conhecer a família lógica DL porque, em alguns casos, pode-se deixar de
utilizar um circuito integrado, substituindo-o por diodos e resistores, o que reduz o
custo e o tamanho do circuito.
Por outro lado, na lógica DL, o sinal de saída é passível de deterioração quando várias
portas com diodo são ligadas em série. Para resolver este problema, utilizou-se o
transistor.
Famílias lógicas com transistores
Nos circuitos digitais, os transistores operam nos pontos de corte e saturação. Por
essa característica, eles funcionam como uma chave eletrônica, ou seja, como
elemento de comutação. Funcionam também como reforçadores de sinal
(amplificadores).
As famílias lógicas com transistor são: RTL, DTL e HTL.
Família lógica RTL
A família lógica RTL foi a primeira a surgir sob a forma de circuito integrado, embora
possa ser implementada com componentes discretos.
Os circuitos dessa família são construídos com resistores e transistores e seu princípio
de funcionamento baseia-se no corte e na saturação dos transistores.
O circuito básico de uma família lógica RTL é uma porta NÃO OU. A partir desse
circuito são desenvolvidas todas essas funções lógicas. Veja ilustração a seguir.
A B S
0
0
1
1
0
1
0
1
1
0
0
0
Eletrônica digital
SENAI-SP - INTRANET 49
Família lógica DTL
A família lógica DTL é constituída por circuitos lógicos construídos a partir de
resistores, diodos e transistores. Esse circuito é um aperfeiçoamento da família DL e
permite formar, além dos blocos E e OU, os blocos NÃO E e NÃO OU.
O circuito básico dessa família é a porta NÃO E; é a partir desse circuito que são
desenvolvidas todas as suas funções. Veja a seguir a tabela-verdade e o circuito
básico dessa porta.
A B S
0
0
1
1
0
1
0
1
1
1
1
0
Família lógica HTL
A família lógica HTL foi desenvolvida para atender às aplicações industriais onde é
necessário diminuir os efeitos dos ruídos provocados por comutação de chaves,
funcionamento de motores, etc.
Esse circuito é formado com os mesmos componentes da porta DTL (diodos e
transistores), mas na porta HTL, o diodo é colocado em série com a base do transistor,
o que eleva o potencial necessário para que o transistor entre em saturação.
A porta básica formada pela família HTL é a porta NE. A partir dessa porta são
desenvolvidas todas as suas funções lógicas. Veja tabela-verdade e circuito básico a
seguir.
A B S
0
0
1
1
0
1
0
1
1
1
1
0
Eletrônica digital
SENAI-SP - INTRANET50
Como se pode observar, este circuito apresenta um diodo ZENER em série com a
base. Isso permite que o circuito não seja perturbado com sinais de valores baixos na
entrada.
Família lógica TTL
A família lógica TTL é uma evolução da família lógica DTL.
Na família TTL, os diodos e resistores foram substituídos por transistores
multiemissores na entrada. Isso aumentou a velocidade de comutação e facilitou a
construção em escala integrada.
Grande parte dos circuitos integrados da família TTL pertence às séries 54 e 74
desenvolvidas no início pela Texas Instruments.
A série 54 é de uso militar e opera na faixa de temperatura de -55ºC a +125ºC, com
uma tensão de alimentação de 5V+0,5V. Por usa vez, a série 74 é de uso geral e
opera na faixa de temperatura de 0ºC a +70ºC, com uma tensão de alimentação de
5V + 0,25V.
As funções das séries 54/74 abrangem portas lógicas, flip-flops, decodificadores,
contadores.
Conforme o número de portas contido no CI, ele pode ser classificado em:
• SSI (do inglês "small scale integration", ou seja, integração em pequena escala) -
contém de uma a doze portas lógicas;
• LSI (do inglês "large scale integration", ou seja, integração em larga escala) -
contém de 100 a 1000 portas lógicas;
• VLSI (do inglês "very large scale integration", ou seja, integração em escala muito
grande) contém mais de 1000 portas.
Eletrônica digital
SENAI-SP - INTRANET 51
A família TTL tem como bloco lógico principal a porta NÃO E. A partir dessebloco
lógico são desenvolvidas todas as demais funções. Veja tabela-verdade e circuito
básico a seguir.
A B S
0
0
1
1
0
1
0
1
1
1
1
0
É importante notar que, se as entradas estiverem abertas, o bloco lógico comporta-se
como se elas estivessem em nível lógico 1. Porém, essa condição deve ser evitada,
pois pode acarretar problemas de ruído. Assim, as entradas não utilizadas devem ser
ligadas ao nível adequado à lógica da porta (0 ou 1).
Estrutura dos circuitos de saída
Quanto à estrutura, os circuitos de saída da família TTL podem ser de três tipos:
• "Totem pole" ou "active pull-up";
• Três estados (ou "tri-state");
• Coletor aberto (ou "open collector").
O circuito de saída �totem pole" é o mais usado e tem esse nome porque no
diagrama de blocos, ele lembra o símbolo indígena chamado totem.
Eletrônica digital
SENAI-SP - INTRANET52
A saída de "tri-state" apresenta por característica, além dos dois estados lógicos 1 e
0, uma terceira condição, o circuito aberto ( altíssima impedância).
Veja diagrama a seguir.
Somente alguns CIs são fabricados com a saída em "tri-state". Esses CIs possuem um
pino a mais capaz de receber o sinal que comanda a condição "tri-state".
Os CIs com saídas de três estados são largamente utilizados em circuitos munidos de
um conjunto de linhas de dados chamado de barramento, presentes nos
computadores.
A saída com coletor aberto apresenta um transistor que não possui o resistor de
coletor. Por isso, esse tipo de circuito exige um resistor externo para poder funcionar.
Veja figura a seguir.
Eletrônica digital
SENAI-SP - INTRANET 53
Subfamílias da família TTL
A família TTL foi dividida em subfamílias. Elas são classificadas de acordo com sua
principal característica. Assim, temos:
• Padrão - código 7400 (standard);
• Alta velocidade - código 74h00 (h: "high speed");
• Baixa potência - código 74l00 (l: "low power);
• Tipo schottky - código 74s00 (s: "schottky);
• Baixa potência tipo "schottky" - código 74ls (ls: low power schottky)
Características das subfamílias
As características das diversas subfamílias TTL são as seguintes:
• Standard (padrão)
− grande variedade de funções lógicas;
− baixo custo;
− fan-out = 10;
− tempo de propagação = 10 ns;
− potência dissipada = 10 mW;
− fmáx = 35 MHz.
• Low power - L (baixa potência)
− menor consumo de potência dentre todas as subfamílias;
− baixa velocidade de propagação (33 ns);
− potência dissipada = 1 mW
− fmáx = 3 MHz
Observação
A utilização da subfamília 74L00 é indicada onde o consumo é o fator mais importante.
• High speed - H (alta velocidade)
− alta velocidade de propagação;
− fan-out = 10
− fan-in em torno de 1,3
− potência dissipada = 22 mW
− fmáx = 50 MHz
Eletrônica digital
SENAI-SP - INTRANET54
• Schottky (S)
− adequada relação velocidade/potência;
− consumo duas vezes maior que o da versão padrão;
− velocidade de propagação 3,5 vezes maior que a da versão standard (3 ns);
− potência dissipada = 19 mW
− fmáx = 125 MHz
• Low power Schottky - LS (Schottky de baixa potência)
− tempo de propagação = 10 ns
− potência dissipada = 2 mW
− fmáx = 45 MHz
As subfamílias TTL podem ser interligadas, ou seja, são compatíveis entre si e
operam com a alimentação de 5V. Todavia, é preciso considerar o número máximo de
entradas de uma subfamília que podemi ser ligadas à saída de outra subfamília.
Família MOS
A família MOS (do inglês "metal oxide silicon") é composta por circuitos integrados
formados a partir de transistores de efeito de campo com porta isolada (MOSFET).
Nos circuitos integrados da família MOS, os transistores funcionam como interruptores
quase perfeitos, pois apresentam elevada impedância quando estão em corte e
impedância quase nula quando em condução.
Os circuitos lógicos dessa família são empregados principalmente em circuitos de
memórias de grande capacidade e em microprocessadores.
Características da família MOS
A família MOS apresenta as seguintes características:
• Facilidade de construção em escala integrada devido ao seu tamanho reduzido;
• Baixa dissipação de potência em função da alta integração do circuito;
• Alta imunidade a ruídos;
• Fan-out maior que 20;
• Elevado tempo de propagação (300 ns).
Eletrônica digital
SENAI-SP - INTRANET 55
A figura a seguir mostra um circuito eletrônico MOS básico constituído por uma porta
NÃO OU construída a partir de transistores N-MOS.
Família C-MOS
A família C-MOS (do inglês: "complementary MOS") corresponde à última geração de
famílias de circuitos integrados lógicos. É constituída por uma combinação de
dispositivos MOS canal N (N-MOS) e canal P (P-MOS) num mesmo substrato.
Os elementos básicos que constituem os circuitos integrados C-MOS são os
transistores de efeito de campo MOSFET e do tipo enriquecido ("enhancement").
Esses circuitos se caracterizam por uma entrada que controla simultaneamente dois
FETs complementares: um de canal P e outro de canal N. Veja na figura a seguir a
estrutura interna de um C-MOS.
Eletrônica digital
SENAI-SP - INTRANET56
Características da família C-MOS
As principais características da família lógica C-MOS são:
• Reduzida dissipação de potência: em torno de 2,5 mw por porta;
• Alta impedância de entrada: cerca de 1012 Ω;
• Alta imunidade a ruídos;
• Fan-out maior que 50;
• Alimentação na faixa entre 3 e 15 V;
• Parcial compatibilidade com dispositivos bipolares desde que utilizados com uma
única alimentação positiva de 5 V;
• Elevado tempo de propagação (60 ns) em comparação com outras famílias.
Veja a seguir um circuito inversor básico que utiliza tecnologia C-MOS.
No circuito mostrado, deve-se observar que a entrada constitui-se praticamente num
circuito aberto que, portanto, não consome corrente. Isso significa que uma saída C-
MOS pode alimentar um grande número de entradas.
Além disso, entre a alimentação e o comum há sempre um transistor em corte. Assim,
o consumo de potência é muito pequeno.
Interface TTL/C-MOS e C-MOS/TTL
Das famílias lógicas aqui apresentadas, as mais utilizadas atualmente são TTL e C-
MOS.
Eletrônica digital
SENAI-SP - INTRANET 57
Quando os circuitos integrados das famílias TTL e C-MOS precisam ser interligados,
tanto as diferenças existentes entre eles quanto as peculiaridades da interligação a ser
realizada devem ser levadas em consideração.
A tabela a seguir mostra as principais diferenças entre as famílias TTL e C-MOS.
Parâmetro TTL C-MOS
Alimentação
Dissip. de potência
Tempo de propagação
Margem de ruído
Fan-out típico
5 VCC + 5%
10 mW
10 ns
0,4 V
10
3 a 15 V
10 nW
variável( > TTL)
45% de VCC
infinito (limitado p/ velocidade de comutação)
Eletrônica digital
SENAI-SP - INTRANET58
Eletrônica digital
SENAI-SP - INTRANET 59
Simplificações de
expressões
Você já sabe que os circuitos lógicos correspondem a equações booleanas que, por
sua vez, são extraídas da tabela-verdade.
Contudo, construir circuitos lógicos diretamente das expressões booleanas da tabela-
verdade é um processo complexo. Esses circuitos podem ser simplificados, o que
facilita sua montagem e diminui o custo do sistema pela economia dos blocos lógicos
necessários a sua construção.
Nesta unidade, vamos estudar os postulados, teoremas, propriedades e identidade da
álgebra booleana. Isso nos permitirá realizar a simplificação das expressões booleanas
o que facilitará muito a execução dos circuitos combinatórios, ou seja, aqueles cuja
saída depende das combinações das variáveis de entrada.
Para estudar esta unidade, é importante ter os seguintes conhecimentos da álgebra
booleana: propriedades e identidades básicas.
Teoremas de De Morgan
Os teoremas de De Morgan são empregados para simplificar as expressões algébricas
booleanas. Primeiramente, vamos demonstrar e comparar as leis postuladas por De
Morgan. Em seguida, veremos a aplicação desses postulados.
Teorema 1
O complemento do produto é igual à soma dos complementos. Ou seja:
B .A = BA + .
Eletrônica digital
SENAI-SP - INTRANET60
Veja, com o auxílio da tabela-verdade, como os resultados de cada termo das
expressõessão iguais.
A B A B A . B A . B A + B
0 0 1 1 0 1 1
0 1 1 0 0 1 1
1 0 0 1 0 1 1
1 1 0 0 1 0 0
Este teorema pode também ser deduzido pela equivalência entre blocos lógicos, como
por exemplo:
B . A (porta NE) ← → A + B (porta OU)
Esse teorema pode ser aplicado para mais de duas variáveis:
...N C . B .A = ( A + B + C + ...N )
Teorema 2
O complemento da soma é igual ao produto dos complementos.
B A + = A . B
Este teorema é a extensão do primeiro. Assim, podemos escrever:
( ...N C B A +++ ) = A . B . C . ...N
A aplicação deste teorema é demostrada pela equivalência entre blocos lógicos.
( B A + ) (porta NOU) A . B (porta E)
Eletrônica digital
SENAI-SP - INTRANET 61
Generalizando:
Com o auxílio do teorema de De Morgan, é fácil realizar a transferência de expressão
booleana de termos mínimos para a de termos mínimos.
Observação
Entende-se por expressão booleana de termos mínimos, a expressão booleana
resultante da soma de produtos. Expressão booleana de termos máximos é aquela
que resulta do produto das somas.
Equações lógicas
Para resolver qualquer problema, ou antes de iniciar um projeto lógico, constrói-se
primeiramente a tabela-verdade. Da tabela-verdade, extrai-se a expressão booleana
correspondentes à operação exata de um circuito digital.
Expressão booleana de soma de produtos
Pela análise da tabela-verdade de uma operação OU-EXCLUSIVO, vamos mostrar
como extrair uma expressão booleana de soma de produtos.
A B Y
1 0 0 0
2 0 1 1 A . B
3 1 0 1 A . B
4 1 1 0
A tabela-verdade mostra que apenas as linhas 2 e 3 da tabela geram a saída 1. Na
linha 2, as variáveis de entrada correspondem a não A e B ( A . B).
A outra combinação de variáveis que gera 1 é a da linha 3. Essas variáveis são o
produto A . B .
Eletrônica digital
SENAI-SP - INTRANET62
Ao realizar a soma desses produtos ( A . B + A . B ), temos a expressão booleana
completa, ou seja:
Y = A . B + A . B
Esta é uma expressão de soma de produtos ou de termo mínimo.
A expressão booleana Y = A . B + A . B constitui-se num circuito de portas lógicas E-
OU cujo diagrama de blocos lógicos é mostrado a seguir.
Assim para a elaboração de um projeto lógico, deve-se:
• Construir a tabela-verdade;
• Determinar a partir da tabela-verdade, a expressão booleana de termos mínimos
(soma de produtos);
• A partir da expressão booleana de termos mínimos, esquematizar o circuito lógico.
Expressão booleana de produto de somas
Pela análise de uma operação OU-EXCLUSIVO, vamos demonstrar como extrair uma
expressão booleana de produtos de somas.
A B Y
1 0 0 0 A . B
2 0 1 1
3 1 0 1
4 1 1 0 A . B
Na tabela-verdade, vemos que as linhas 1 e 4 geram a saída 0. Dessas linhas será
extraída a expressão booleana. Pelos resultados 0, chega-se à saída Y. A expressão
booleana será:
Y = B . A + A . B
Para chegar à saída Y, inverte-se a expressão:
Eletrônica digital
SENAI-SP - INTRANET 63
B . A Y = + A . B
Para simplificar essa expressão, aplica-se primeiramente o segundo teorema de De
Morgan. Isso resulta na seguinte expressão:
B . A Y = . B .A 
Aplicando, nessa expressão, o primeiro teorema de De Morgan, obteremos:
Y = A + B . A + B
Aplicando, então, a identidade básica em ambos os termos, chegamos a:
B A . B A Y ++=
Essa expressão resultante é uma expressão de produto de somas ou de termo
máximo.
Agora você já sabe que as expressões booleanas podem ser tiradas de duas
maneiras:
• A partir dos uns de saída (termos mínimos ou soma de produtos).
• A partir dos zeros (termos máximos ou produto da soma).
Contudo, antes de extrair a expressão booleana de uma tabela-verdade, convém
verificar que método oferece maior facilidade: tirar a expressão pelos uns ou pelos
zeros.
Observe que na tabela-verdade a seguir, é mais fácil extrair a expressão booleana
pelos zeros (termos máximos ou produto da soma), pois pelos uns a expressão
booleana seria mais longa e mais complexa.
A B C Y
1 0 0 0 1
2 0 0 1 1
3 0 1 0 1
4 0 1 1 1
5 1 0 0 0 1º termo A . B . C = Y
6 1 0 1 1
7 1 1 0 1
8 1 1 1 0 2º termo A . B . C = Y
Temos então, a expressão booleana das variáveis das linhas 5 e 8. Quando
submetidas ao teorema de De Morgan, estas variáveis darão um termo da expressão
booleana:
Eletrônica digital
SENAI-SP - INTRANET64
1º termo 2º termo
Y = (A . B . C ) + (A . B . C)
Y = ) )(( C . B .A C . B .A +
Y = ( A + B + C) . ( C B A ++ )
Portanto, a expressão booleana de termos máximos (produto de somas) será:
Y = ( A + B + C) . ( A + B + C )
O diagrama de blocos OU-E, a seguir é a implementação da expressão retirada da
tabela-verdade.
Observe que as saídas as portas OU estão alimentando uma porta E.
Aplicação dos teoremas de De Morgan e de equações lógicas booleanas
As leis e as propriedades fundamentais da operação da álgebra booleana permitem
resolver problemas e projetos lógicos em diversas áreas. Através de um exemplo,
vamos demonstrar a aplicação desses princípios.
Exemplo
No setor de operação de uma empresa, um alarme deverá disparar toda a vez que
ocorrer uma das seguintes situações:
• Faltar energia elétrica, o gerador auxiliar não entrar em funcionamento e as luzes
de emergência não acenderem; ou
• Faltar energia elétrica, o gerador auxiliar funcionar e as luzes de emergência não
acenderem; ou
• Houver energia elétrica, o gerador auxiliar funcionar e as luzes de emergência
acenderem; ou
Eletrônica digital
SENAI-SP - INTRANET 65
• Houver energia elétrica, o gerador auxiliar funcionar e as luzes de emergência não
acenderem.
Observação
Lembre-se de que os passos a serem seguidos para resolver um problema lógico são:
• A elaboração da tabela-verdade;
• A extração da equação lógica;
• A execução do circuito ou diagrama de blocos lógicos.
Para elaborar a tabela-verdade deste problema, observamos que há três variáveis a
considerar:
• A energia elétrica (A);
• O gerador auxiliar (B);
• As luzes de emergência (C).
Uma vez identificadas as variáveis de entrada, estabelecemos a convenção em binário
para as situações existentes:
• Falta de energia = 1
• Funcionamento do gerador = 1
• Luzes de emergência acesas = 1
• Alarme disparado = 1
Existência de energia = 0
Não - funcionamento do gerador = 0
Luzes de emergência apagadas = 0
Alarme não disparado = 0
A tabela resultante é:
A B C Y
1 0 0 0 0
2 0 0 1 0
3 0 1 0 1
4 0 1 1 1
5 1 0 0 1
6 1 0 1 0
7 1 1 0 1
8 1 1 1 0
Observação
A saída Y = 1 é resultado das proposições dadas. Vejamos, por exemplo, a primeira
proposição: se faltar energia elétrica (1), o gerador auxiliar não entrar em
funcionamento (0), e as luzes de emergência não acenderem, o alarme disparará (1).
Tal situação está representada na linha 5 da tabela (100). As demais situações nas
linhas em que a saída for Y = 1.
Eletrônica digital
SENAI-SP - INTRANET66
Montada a tabela-verdade, extraímos a expressão algébrica booleana a partir das
situações em que Y = 1. Dessa forma, teremos a expressão booleana de termos
mínimos ou de soma de produtos.
Na tabela-verdade montada, as linhas 3, 4, 5 e 7 geram a saída 1 (Y = 1).
Para a linha 3 gerar a saída 1, temos as variáveis de entrada A , B e C unidas por
uma operação E:
A . B . C
Para a linha 4 gerar a saída 1, as entradas são A , B e C. Isso corresponde à
expressão:
A . B . C
Na linha 5, temos as entradas A, B e C . A expressão booleana é:
A . C . B
Na linha 7, as entradas são A, B e C . A expressão booleana é:
A . B . C
A expressão booleana total será composta pela interligação desses quatro
termos por uma operação OU.
Y = A . B . C + A . B . C + A . B . C + A . B . C
Essa expressão, também chamada expressão canônica, pode ser representada pelo
diagrama de blocos de portas E e OU mostrado a seguir.
Eletrônica digital
SENAI-SP - INTRANET 67
A expressão canônica que apresenta uma operação soma lógica (porta OU) como
principal, é chamada de soma de produtos.
Como vimos antes, a expressão booleana pode também ser extraída a partir dos
resultados Y = 0. A expressão assim obtida será um produto de somas. No caso do
exemploapresentado, a tabela-verdade apresenta Y = 0 nas linhas 1, 2, 6 e 8.
A B C Y
1 0 0 0 0 C . B . A
2 0 0 1 0 . B . A C
3 0 1 0 1
4 0 1 1 1
5 1 0 0 1
6 1 0 1 0 A . B . C
7 1 1 0 1
8 1 1 1 0 A . B . C
A expressão booleana final é:
C . B . A + . B . A C + A . B . C + A . B . C = Y
Inverte-se a equação para obter a expressão de Y:
C . B . A C . B . A C . B . A C . B . A Y +++=
Simplificando a equação pela aplicação do teorema de De Morgan, temos:
Y = A + B + C . A +B + C . A + B + C . C B A ++
Embora essa expressão se apresente de forma diferente (produto das somas) daquela
extraída pelos resultados Y = 1 (soma dos produtos), ambas são iguais, o que pode ser
comprovado por meio da tabela-verdade como é mostrado a seguir.
Y1 = A . B . C + A . B . C + A . B . C + A . B . C = Y2 = A + B + C . A + B + C . A + B + C . A + B + C
A B C A B C A.B.C A.B.C A.B.C A.B.C Y1 A+B+C A+B+C A+B+C A+B+C Y2
0 0 0 1 1 1 0 0 0 0 0 0 1 1 1 0
0 0 1 1 1 0 0 0 0 0 0 1 0 1 1 0
0 1 0 1 0 1 1 0 0 0 1 1 1 1 1 1
0 1 1 1 0 0 0 1 0 0 1 1 1 1 1 1
1 0 0 0 1 1 0 0 1 0 1 1 1 1 1 1
1 0 1 0 1 0 0 0 0 0 0 1 1 0 1 0
1 1 0 0 0 1 0 0 0 1 1 1 1 1 1 1
1 1 1 0 0 0 0 0 0 0 0 1 1 1 0 0
Eletrônica digital
SENAI-SP - INTRANET68
Teoremas de absorção
Os teoremas de absorção são os que definem identidades utilizadas para a
simplificação de expressões booleanas.
Quatro são os teoremas de absorção:
A (A + B) = A
A + AB = A
A + BA = A + B
A . ( A + B) = A . B
Esses teoremas podem ser demostrados de dois modos: pela tabela-verdade ou pela
aplicação de postulados, propriedades e teoremas da álgebra booleana.
Teorema 1 A (A + B) = A
Aplicando a propriedade distributiva, temos a expressão:
A [1 . (1 + B)] = A
Aplicando o princípio da identidade básica, temos:
(1 + B) = 1 →→→→ A (1 . 1), donde se conclui: A = A
Teorema 2 A + A . B = A
Aplicando a tabela-verdade, provamos que A + A . B = A
A B A . B A + AB
0 0 0 0
0 1 0 0
1 0 0 1
1 1 1 1
Observe que as colunas A e A + A . B são iguais.
Teorema 3 A + BA = A + B
Pela propriedade distributiva, obtemos a equação:
A + A . A + B = A + B
Pela identidade básica, obtemos:
A + A = 1
Dado que 1 . A + B = A + B, concluímos que A + B = A + B. Assim, fica provado que:
Eletrônica digital
SENAI-SP - INTRANET 69
A + BA = A + B
Teorema 4 A . ( A + B) = A . B
Empregando a tabela-verdade, obtemos:
A B A A + B A . ( A + B) A . B
0 0 1 1 0 0
0 1 1 1 0 0
1 0 0 0 0 0
1 1 0 1 1 1
Verifique que A . ( A + B) = A, o que comprova as respectivas colunas da tabela-
verdade.
Simplificação de expressões algébricas
De modo geral, a expressão booleana extraída da tabela-verdade é longa e complexa,
embora essa expressão seja a base da construção do circuito lógico.
Para que o circuito se torne mais prático, as expressões booleanas podem ser
simplificadas por meio de dois métodos:
• O método algébrico, que emprega os postulados, as propriedades, as identidades e
os teoremas da álgebra de Boole;
• O método prático que utiliza mapas para a simplificação.
Método algébrico de simplificação
Na simplificação de expressões booleanas pelo método algébrico, não há ordem
determinada a ser seguida. Conforme a necessidade, aplicam-se os postulados, as
propriedades, os teoremas e as identidades até obter uma forma reduzida da
expressão original.
Exemplo
Dada a expressão: Y =
1
C B A + 
2
C BA + 
3
C BA + 
4
C B A
1. Aplica-se a propriedade distributiva nos termos 1 e 2 e o resultado obtido será o
seguinte:
Y = ( ) CB + 321
3
C B A + 321
4
C B A
Pela identidade básica, obteremos:
Eletrônica digital
SENAI-SP - INTRANET70
A + A = 1 e 1 . C B = C B
Portanto: Y = C B + 321
3
C B A + 321
4
C B A
2. Aplica-se igualmente a propriedade distributiva nos termos 3 e 4 e o resultado será:
Y = C B + C B ( )
Pela identidade básica, obteremos:
A + A = 1 e 1 . C B = C B
Portanto, Y = {
2 e 1
C B + {
4 e 3
C B
Aplicando novamente a propriedade distributiva, obteremos:
Y = B ( )
C + C = 1 e 1 . B = B
Assim, a forma final da expressão será: Y = B
Método gráfico de simplificação (mapas de Karnaugh)
A simplificação de expressões algébricas booleanas é um processo complexo e
trabalhoso e pode apresentar resultado falso.
O método de simplificação por meio de mapas de Karnaugh (método gráfico) oferece
maior facilidade e segurança no processo de simplificação.
Esses mapas permitem simplificar expressões booleanas com qualquer número de
variáveis. Para cada expressão booleana, deve-se construir um mapa com diferentes
números de casas. Assim:
• Expressões booleanas com duas variáveis (A, B) terão quatro casas (22):
B B B B
A 0 1 A 0 1
A 2 3 A 2 3
As variáveis, neste caso, podem ser A, B (A e B seriam as outras possibilidades).
• Expressões com três variáveis (A, B, C) terão 8 casas (23).
CB CB BC CB B B
A A 0 1 3 2
A A 4 5 7 6
C C C C C C
Eletrônica digital
SENAI-SP - INTRANET 71
• Expressões com quatro variáveis terão dezesseis casas (24).
CD DC DC DC C C
AB 0 1 3 2 B
BA A 4 5 7 6
BA 12 13 15 14 B
BA A 8 9 11 10 B
D D D
A disposição das variáveis nas linhas horizontais e nas colunas pode ser feita em
qualquer combinação de variáveis. O que se deve observar é que de uma casa para
outra haja mudança em apenas uma variável. Por exemplo, na expressão com as
variáveis A . B . C . D:
• Nas linhas horizontais, qualquer combinação pode dar início à seqüência. Iniciamos
BA .
BA
BA mudamos a variável B para B
AB mudamos a variável A para A
BA mudamos a variável B para B
• Nas colunas, pode-se iniciar também por qualquer combinação; a cada coluna
muda-se apenas uma variável.
DC DC CD DC
A casa formada pela intersecção de uma coluna com uma linha corresponde a uma
combinação das variáveis de entrada, como acontece na tabela-verdade. Veja exemplo
abaixo.
A B C Y
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
Eletrônica digital
SENAI-SP - INTRANET72
C C
BA
BA ↓
AB → ABC110
BA
• Utilização do mapa de Karnaugh
Vamos tomar como exemplo a seguinte expressão extraída de uma tabela-verdade
qualquer:
Y = CBA + CBA + CBA + CBA + CAB
Para simplificar a expressão, constrói-se, primeiramente, o mapa de acordo com o
número de variáveis. No exemplo dado, três são as variáveis (23).
CB CB BC CB
A
A
O processo de simplificação é o seguinte:
1. Colocar 1 nas casas de acordo com os termos da expressão:
CB CB BC CB
A 1 1
A 1 1 1
2. Colocar 0 ou deixar em branco as demais casas, cujos termos não correspondem à
expressão.
CB B C BC BC
A 1 0 0 1
A 1 1 0 1
Observação
O mapa poderá ser feito de outra forma, mas o resultado será o mesmo.
3. Enlaçar a maior quantidade de uns adjacentes em grupos de 2, 4 e 8 uns no
mesmo laço como é mostrado a seguir.
Eletrônica digital
SENAI-SP - INTRANET 73
Observações
• Não deixar nenhum número 1 fora do laço; o mesmo número 1 pode fazer parte de
dois laços.
• A primeira e a última linhas do mapa, assim como a primeira e a última colunas
também são adjacentes. Verifique que os uns pertencentes à primeira e última
colunas estão unidos pelo mesmo laço.
• Não importa a maneira de enlaçar os uns, as respostas serão iguais e irão
satisfazer a tabela-verdade.
4. Extrair a expressão simplificada, conforme mostramos a seguir.
1o laço: separar as variáveis comuns dos termos:
CBA , CBA , CBA , CBA → B
2o laço: separar as variáveis comuns dos termos
CBA , CBA → BA
Para obter a expressão booleana simplificada, basta juntar os termos separados da
expressão booleana de soma lógica. Ou seja:
B + BA = Y
Observação
Há situações em que uma mesma variável pode assumir o nível 1 ou 0 sem influenciar
o estado de saída. Nesta situação, o estado da variável é irrelevante. Por exemplo, um
interruptor, ao ser ligado acende a lâmpada. Contudo, se a lâmpada estiver queimada,
tanto faz o interruptor estar ligado ou desligado: a lâmpada não acenderá.
Esta situação pode ser comprovada na tabela-verdade a seguir.
A B Y
0 0 0
0 X 0
1 0 0
1 1 1
Eletrônica digital
SENAI-SP - INTRANET74
Convenção
A - lâmpada boa = 1
lâmpada queimada = 0
B - interruptorligado = 1
Interruptor desligado = 0
Observe na linha 2 que o estado da variável B (interruptor) é irrelevante. Isso é
indicado por um A ao invés de 1 ou 0.
Contudo, nos mapas de Karnaugh, quando a variável for irrelevante, deve-se
considerá-la como estado 1, porque isso tornará menor a equação resultante da
simplificação.
Eletrônica digital
SENAI-SP - INTRANET 75
Circuitos combinacionais
Os equipamentos digitais podem processar somente os bits 1 e 0. Como os códigos
digitais usados nos sistemas digitais não são conhecidos pela maioria das pessoas, há
necessidade de conversores para interpretar esses códigos. Essa tarefa é realizada
pelos decodificadores e codificadores, assunto desse capítulo.
Em circuitos digitais, é muito comum a necessidade de realizar operações aritméticas.
Nesta unidade, estudaremos também a família dos circuitos aritméticos que realizam
operações de soma, subtração e comparação. As operações de multiplicação e divisão
não serão estudadas porque são realizadas a partir das operações de soma e
subtração.
Estudaremos ainda, circuitos multiplexadores e demultiplexadores. Ambos os circuitos
são utilizados para a transmissão de dados: os circuitos multiplex enviam dados de
várias entradas a uma só saída; os circuitos demultiplex efetuam função inversa, isto é,
enviam dados de uma única entrada a várias saídas.
Para estudar esta unidade com mais facilidade é necessário ter conhecimentos sobre
soma e subtração de números binários e blocos lógicos básicos, aritmética binária,
portas lógicas e tabela-verdade.
Display
Muitas vezes é preciso receber informações de máquinas sobre temperatura,
velocidade, pressão. Todavia, a linguagem da máquina é digital e, por isso, é
necessário decodificar esta linguagem para números decimais que é a linguagem
conhecida pelo homem.
Eletrônica digital
SENAI-SP - INTRANET76
O dispositivo de saída usado para mostrar tais valores é o �display� ou indicador visual
de sete segmentos.
Nesta unidade, estudaremos o display que torna possível o diálogo máquina-homem.
Para facilitar esse estudo, é necessário ter conhecimentos anteriores sobre
dispositivos optoeletrônicos, aritmética binária, portas-lógicas.
Indicador visual de sete segmentos (display)
Os indicadores visuais de sete segmentos podem ser:
• Indicador visual de diodos emissores de luz (LEDs);
• Indicador visual de cristal líquido.
Indicador visual com LEDs
O indicador visual com LEDs é um elemento de visualização em que a emissão de luz
é gerada por junção PN. Ele pode ser do tipo ânodo comum ou cátodo comum.
Veja na ilustração a seguir um display de sete segmentos do tipo ânodo comum. Cada
segmento possui um LED (de 0 a G). Os ânodos são ligados juntos e os cátodos de
cada LED são ligados individualmente em cada terminal de saída.
As características de cada segmento do display são semelhantes às do LED comum.
Na ilustração a seguir está a representação de um display do tipo ânodo comum. Se a
Eletrônica digital
SENAI-SP - INTRANET 77
alimentação for de 5V, é necessário colocar um resistor de 15A em cada segmento,
cuja função é limitar a corrente em torno de 20mA.
Observe que quando as chaves a, b, g, c e d são fechadas, liga-se o terminal cátodo
de cada segmento ao terra da fonte de 5V através do resistor de 150. Isso polariza
diretamente os respectivos segmentos, os quais emitem luz. Com isso, visualiza-se o
número 3.
Veja agora outros algarismos.
Algarismo 4 → b = c = f = g = 1
Algarismo 5 → a = c = d = f = g = 1
É possível que o ânodo seja levado a um potencial negativo em relação ao cátodo.
Neste caso, o display permanece apagado, pois a junção PN dos LEDs estará
reversamente polarizada.
No exemplo dado, foi usado um display do tipo ânodo comum. Se fosse usado um
display do tipo cátodo comum, deveríamos inverter a polaridade da fonte.
Eletrônica digital
SENAI-SP - INTRANET78
Observação
Não é aconselhável ligar apenas um resistor em série com o terminal comum do
display, pois à medida que os segmentos são ligados, o brilho diminui acentuadamente
já que a corrente está limitada a 20mA.
Alguns displays apresentam também segmentos para indicação do ponto decimal e da
polaridade do sinal.
Display de cristal líquido
O indicador visual de cristal líquido (LCD do inglês �liquid cristal display�) mostra
números numa cor cinzenta, o que permite a visualização nítida com baixo consumo
de energia. Isso constitui uma das vantagens em relação ao display com LEDs.
Esse tipo de display emprega uma substância classificada como cristal líquido, cujas
propriedades alteram a disposição das moléculas na rede cristalina com a passagem
da corrente elétrica.
Esse display permite a formação de caracteres alfabéticos e numéricos e pode ser de
dois tipos:
• Display de segmentos;
• Display de matriz de ponto.
O display de segmentos é apropriado para indicações numéricas, pois estas são
formadas por segmentos separados.
Eletrônica digital
SENAI-SP - INTRANET 79
Veja abaixo o display de segmentos de 3 1/2 dígitos.
O display de matriz de ponto é apropriado para indicações alfanuméricas cujos
símbolos são formados sobre uma matriz de ponto. Veja ilustração a seguir.
A estrutura do display de cristal líquido é formada por quatro placas, como mostra a
figura a seguir.
A placa 1 funciona como um filtro plano polarizador vertical. Quando a luz externa
penetra no conjunto só passam os componentes verticais para a placa 2.
Eletrônica digital
SENAI-SP - INTRANET80
A placa 2 é formada de lâminas de vidro que acondicionam os segmentos de cristal
líquido. Quando o segmento estiver energizado, a componente vertical passará para a
placa 3 sem sofrer distorção. Se o segmento não estiver energizado, haverá a
distorção da componente vertical que se tornará horizontal.
A placa 3 funciona como filtro plano polarizador horizontal. Quando a componente não
sofre distorção na placa 2, ela não passa pelo filtro horizontal e não atinge o refletor. A
componente vertical distorcida na placa 2 passa pelo filtro horizontal e atinge o refletor.
A placa 4 é o refletor. A componente vertical que não sofreu distorção na placa 2 e
ficou bloqueada na placa 3, não é refletida na placa 4. A região desse segmento fica
escura e torna-se visível na forma de um número ou caractere.
Os componentes verticais dos segmentos não energizados da placa 2 que foram
distorcidos e se tornaram componentes horizontais, atingirão o refletor. A região
desses segmentos e o restante do display ficam claros tornando possível a
visualização.
Codificadores
Em circuitos digitais há necessidade de conversões de códigos, isto é, dentro de um
mesmo circuito podem ser utilizados códigos diferentes.
Um codificador é um circuito que recebe em suas entradas uma combinação de sinais
e fornece em sua(s) saída(s) uma combinação correspondente, mas em outro código.
O termo codificador é empregado, usualmente, para circuitos que apresentam um
número de entradas superior ou igual ao de saídas; caso contrário, dizemos tratar-se
de um circuito decodificador.
Um codificador com n entradas apresenta logan saídas, onde n é o número de entradas
e a é o número máximo de estados que uma entrada pode assumir.
Eletrônica digital
SENAI-SP - INTRANET 81
Codificador lógico
8: número de entradas
2: número de estados lógicos
Comentários
• Quando logan não dá como resultado um número inteiro, este é arredondado para
cima.
• Esta expressão s = logan fornece-nos o número mínimo de saídas que combinando
seus estados reproduzem as condições de entrada, existindo no entanto,
codificadores que apresentam um número de saídas maior que este.
Exemplos
Codificadores excesso três para BCD
Entrada Saída
E4 E3 E2 E1 D C B A
0 0 1 1 0 0 0 0
0 1 0 0 0 0 0 1
0 1 0 1 0 0 1 0
0 1 1 0 0 0 1 1
0 1 1 1 0 1 0 0
1 0 0 0 0 1 0 1
1 0 0 1 0 1 1 0
1 0 1 0 0 1 1 1
1 0 1 1 1 0 0 0
1 1 0 0 1 0 0 1
Eletrônica digital
SENAI-SP - INTRANET82
Codificador decimal para BCD
Entrada Saída
9 8 7 6 5 4 3 2 1 D C B A
0 0 0 0 0 0 0 0 0 0 0 0 0
0 0 0 0 0 0 0 0 1 0 0 0 1
00 0 0 0 0 0 1 0 0 0 1 0
0 0 0 0 0 0 1 0 0 0 0 1 1
0 0 0 0 0 1 0 0 0 0 1 0 0
0 0 0 0 1 0 0 0 0 0 1 0 1
0 0 0 1 0 0 0 0 0 0 1 1 0
0 0 1 0 0 0 0 0 0 0 1 1 1
0 1 0 0 0 0 0 0 0 1 0 0 0
1 0 0 0 0 0 0 0 0 1 0 0 1
Decodificadores
Os circuitos digitais operam códigos binários diversos. Muitas vezes, um código válido
para um subsistema não pode ser interpretado por outro, gerando assim a
necessidade de circuitos decodificadores.
Em muitos casos a denominação mais adequada seria transcodificador, pois a função
que o circuito executa é a transferência da informação de um código para outro,
embora esse termo não seja utilizado como sinônimo.
O decodificador é um arranjo lógico combinatório que recebe como entrada sinais
codificados em binário. A partir desses sinais, ele seleciona e ativa uma saída ou grupo
de saídas, bem definidos, específicos para cada combinação dos sinais de entrada.
Eletrônica digital
SENAI-SP - INTRANET 83
Um decodificador com n entradas apresenta an combinações de saída, onde n é o
número de entrada e a é o número máximo de estados que uma entrada pode
assumir.
Decodificador lógico
3: número de entradas
2: número de estados
lógicos
Existem decodificadores com n entradas que apresentam um número de saídas
inferior a an.
Exemplo: decodificador BCD x decimal
4 entradas → 10 saídas
Decodificador BCD 8421 para decimal
Eletrônica digital
SENAI-SP - INTRANET84
Entradas Saídas
 
D C B A 0 1 2 3 4 5 6 7 8 9
0 0 0 0 1 0 0 0 0 0 0 0 0 0
0 0 0 1 0 1 0 0 0 0 0 0 0 0
0 0 1 0 0 0 1 0 0 0 0 0 0 0
0 0 1 1 0 0 0 1 0 0 0 0 0 0
0 1 0 0 0 0 0 0 1 0 0 0 0 0
0 1 0 1 0 0 0 0 0 1 0 0 0 0
0 1 1 0 0 0 0 0 0 0 1 0 0 0
0 1 1 1 0 0 0 0 0 0 0 1 0 0
1 0 0 0 0 0 0 0 0 0 0 0 1 0
1 0 0 1 0 0 0 0 0 0 0 0 0 1
Decodificador BCD para sete segmentos
Entrada Saída
D C B A a b c d e f g
0 0 0 0 1 1 1 1 1 1 0
0 0 0 1 0 1 1 0 0 0 0
0 0 1 0 1 1 0 1 1 0 1
0 0 1 1 1 1 1 1 0 0 1
0 1 0 0 0 1 1 0 0 1 1
0 1 0 1 1 0 1 1 0 1 1
0 1 1 0 1 0 1 1 1 1 1
0 1 1 1 1 1 1 0 0 0 0
1 0 0 0 1 1 1 1 1 1 1
1 0 0 1 1 1 1 1 0 1 1
Eletrônica digital
SENAI-SP - INTRANET 85
Tipos de decodificadores
Existem dois tipos de decodificadores:
• Decodificador que ativa uma saída por vez;
• Decodificador que ativa uma combinação de saídas para cada combinação de
entradas
O decodificador que ativa uma saída por vez tem n entradas e apresenta 2
combinações de saída. Assim, um decodificador de três entradas terá 8 saídas (23).
Esses decodificadores são usados no acionamento de relês em comutadores
seqüenciais e na seleção de endereços de memória.
O circuito é constituído por uma associação de portas E e inversores como se pode ver
na ilustração a seguir. Esse decodificador tem duas entradas e quatro saídas. Observe
que somente uma saída por vez é ativada.
Entradas Saídas
A B A B C D
0
0
1
1
0
1
0
1
1
0
0
0
0
1
0
0
0
0
1
0
0
0
0
1
Os decodificadores que ativam combinações na saída são utilizados no acionamento
de indicadores visuais ("displays") de sete segmentos.
Esse tipo de decodificador possui quatro entradas e sete saídas que são ativadas em
grupos para poder recriar no display os números ou os caracteres.
Eletrônica digital
SENAI-SP - INTRANET86
A figura abaixo mostra a decodificação do número binário 0011 em código BCD que
acende os LEDs correspondentes aos segmentos que formarão o número decimal 3.
Eletrônica digital
SENAI-SP - INTRANET 87
O circuito a seguir representa a estrutura de um decodificador de sete segmentos
formado por blocos lógicos básicos.
Muitas vezes, é necessário que uma informação aplicada à entrada de um
decodificador seja memorizada indicando o mesmo número durante um certo período
de tempo. Mesmo que durante esse tempo a entrada receba outras informações, a
saída deverá ficar inalterada. Essa função é realizada pelo "latch", uma memória de
biestáveis.
Eletrônica digital
SENAI-SP - INTRANET88
Latch
Latch (trinco, em inglês) é um circuito de memória utilizado para armazenar um código
digital através de um sinal habilitador.
Após terem sido habilitadas, as saídas QA. QB, QC QD terão os mesmos níveis lógicos
das entradas A, B, C e D. Mesmo que as entradas sejam desabilitadas, os níveis serão
mantidos na saída.
A decodificação pode também ser realizada por meio de circuitos integrados e o sinal
habilitador pode ser 0 ou 1, dependendo do CI utilizado. Alguns CIs apresentam um
pino chamado "polarity" (polaridade) através do qual determinamos se o sinal
habilitador será 0 ou 1.
O "latch" também construído a partir de biestáveis do tipo D, agrupados de modo que
seus terminais de habilitação fiquem em paralelo, deixando as entradas de dados
independentes.
Desse modo, dependendo do nível lógico aplicado à entrada habilitadora, os dados
aplicados às entradas do "latch" são ou não transferidos para o decodificador
propriamente dito.
Eletrônica digital
SENAI-SP - INTRANET 89
A figura ao lado mostra o "latch" construído a partir dos flip-flops tipo D.
Muitas vezes o trinco é um circuito independente com quatro ou oito bits de entrada e
saída. Nesse caso, o "latch" é intercalado entre o sistema lógico e o decodificador,
como mostra a figura a seguir.
Outras vezes aparece combinado com o próprio decodificador fazendo parte do
mesmo CI.
Codificadores
Os codificadores executam funções inversas às dos decodificadores, ou seja,
codificam um sinal na forma de um código digital.
Assim, por exemplo, uma calculadora recebe na entrada um código decimal; este é
codificado na linguagem própria da máquina que opera em binário.
Eletrônica digital
SENAI-SP - INTRANET90
Diagrama de blocos
A figura a seguir mostra um diagrama de blocos de uma calculadora.
O dispositivo de entrada é o teclado dos números. Entre o teclado e a UCP (unidade
central de processamento) está o codificador.
A função do codificador é converter o número decimal digitado no teclado em um
código binário. A UCP executa a operação em binário e dá a resposta em binário
também. O decodificador traduz o código binário da UCP em um código especial. Esse
código ilumina os segmentos corretos no indicador visual de sete segmentos da
calculadora.
Observação
O codificador possui mais entradas que saídas e o decodificador possui mais saídas
que entradas.
Veja a seguir o diagrama lógico simplificado de um codificador decimal para código
BCD.
Eletrônica digital
SENAI-SP - INTRANET 91
O codificador pode ter uma entrada ativa que produz uma única saída. No exemplo
dado, a entrada 7 está ativada, o que resulta na saída BCD de 0111.
Circuitos aritméticos
Em circuitos digitais, é muito comum a necessidade de realizar operações aritméticas.
Neste capítulo, estudaremos a família dos circuitos aritméticos que realizam operações
de soma, subtração e comparação. As operações de multiplicação e divisão não serão
estudadas porque são realizadas a partir das operações de soma e subtração.
Para estudar este capítulo com mais facilidade é necessário ter conhecimentos sobre
soma e subtração de números binários e blocos lógicos básicos.
Somadores
A adição de números binários em circuitos digitais é feita por blocos lógicos chamados
meio-somador e somador completo.
Meio-somador
O meio-somador, também conhecido como HA (do inglês "half adder") é um bloco
lógico formado por portas XOU e E. Possui duas entradas A e B e duas saídas, uma
de soma (Σ) e outra de "vai um" (CO, do inglês "carry out").
Para melhor compreensão do circuito meio-somador, vamos relembrar a regra básica
utilizada para a adição de números binários:
Entradas Saídas
A + B Soma ( ΣΣΣΣ) Vai um (CO)
0 + 0
0 + 1
1 + 0
1 + 1
0
1
1
0
0
0
0
1
Eletrônica digital
SENAI-SP - INTRANET92
A ilustração a seguir mostra um circuito meio somador, sua tabela-verdade e símbolo.
No circuito, A e B são as variáveis de entrada a serem somadas, a saída da soma é
dada pelo símbolo de somatória (Σ) e a saída "vai-um" é representada pelas letras CO
("carry out").
Entradas Saídas
ΣΣΣΣ CO
A B (soma) (vai um)
0
0
1
1
0
1
0
1
0
1
1
0
0
0
0
1
O circuito meio somador soma apenas um algarismo.Quando é necessário somar
números com mais de um algarismo, deve-se usar somadores completos.
Somador completo
O somador completo, ou FA (do inglês "full adder" realiza a soma de números binários
que tenham mais de um algarismo.
Nesse caso, é necessário levar em consideração o "vem-um ("carry in") vindo do
estágio anterior. O resultado será uma soma (+) e um CO ("carry out). O somador
completo efetua a soma de três entradas A, B å CI ("carry in").
Eletrônica digital
SENAI-SP - INTRANET 93
Veja a seguir o diagrama de blocos de um somador completo, seu símbolo e sua
tabela-verdade.
Entradas Saídas
A B C ΣΣΣΣ CO
1
2
3
4
5
6
7
8
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
1
0
1
0
0
1
0
0
0
1
0
1
1
1
O circuito mostrado anteriormente pode ser simplificado:
Eletrônica digital
SENAI-SP - INTRANET94
A figura a seguir mostra um circuito formado por somadores ligados em paralelo. Ele
efetua a soma de dois números de quatro bits. Observe que o dígito menos
significativo pode ser feito com um circuito meio-somador, pois esse dígito não tem
"carry in" vindo do estágio anterior.
A = A3 A2 A1 A0
B = B3 B2 B1 B0
S = S3 S2 S1 S0
Para se construir um somador de N bits basta utilizar N - 1 somadores completos e um
circuito meio-somador.
O circuito somador completo também pode ser construído a partir de dois circuitos
meio-somadores e uma porta OU. Esse circuito é mostrado a seguir.
Eletrônica digital
SENAI-SP - INTRANET 95
Subtrator binário
Assim como os meio-somadores e somadores completos podem ser contruídos a partir
de circuitos digitais, também é possível construir meio-subtratores e subtratores
completos a partir de circuitos digitais.
Meio-subtrator
O circuito meio-subtrator ou HS (do inglês "half-subtractor") faz a subtração de dois
algarismos binários. É um bloco formado por portas XOU e E e um inversor. Possui
duas entradas A (minuendo) e B (subtraendo) e duas saídas DI (diferença) e BO (do
inglês "borrow", ou seja, empréstimo).
Para facilitar o entendimento do circuito subtrator, reveja a regra básica da subtração
binária:
0 - 0 = 0
0 - 1 = 1 (e empresta 1)
1 - 0 = 1
1 - 1 = 0
A figura a seguir mostra o circuito meio-subtrator, sua tabela-verdade e seu símbolo.
Entradas Saídas
A B DI DOI
0
1
0
1
0
0
1
1
0
1
1
0
0
0
1
0
A saída DI (diferença) é feita por uma porta XOU A + B. Toda a vez em que houver
uma diferença entre A e B, a saída DI vai a 1. Quando resta diferença e o minuendo for
menor que o subtraendo (A < B), a saída BO (empréstimo) vai a nível lógico 1.
Eletrônica digital
SENAI-SP - INTRANET96
O circuito meio-subtrator só realiza subtração de números binários de apenas um
algarismo. Para realizar a subtração binária de números com mais de um algarismo,
deve-se utilizar o subtrator completo.
Subtrator completo
O subtrator completo também conhecido como FS (do inglês, "full subtractor") é
utilizado para fazer a subtração dos números binários a partir do segundo dígito. No
primeiro dígito, utiliza-se um circuito meio-somador.
O subtrator completo possui três entradas: A (minuendo), B, (subtraendo) e BIN
(empréstimo). O circuito do subtrator completo, sua tabela-verdade e símbolo são
mostrados a seguir.
A B BIN DI BO
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
1
0
1
0
0
1
0
1
1
1
0
0
0
1
Para se construir um subtrator de N bits, utiliza-se N - 1 circuitos subtratores completos
e um meio-subtrator.
Eletrônica digital
SENAI-SP - INTRANET 97
Observe na figura a seguir subtratores ligados em paralelo, formando um circuito
subtrator de três bits. A saída BO (empréstimo) de um bloco é conectada à entrada
BIN do bloco seguinte para acompanhar o desenvolvimento do empréstimo.
Podemos construir um subtrator completo a partir de dois meio-subtratores e uma
porta OU conforme figura a seguir.
Uso de somadores na subtração
É muito comum utilizar circuitos somadores para realizar a subtração binária.
Eletrônica digital
SENAI-SP - INTRANET98
A figura a seguir mostra um circuito com quatro somadores completos construídos para
funcionar como um subtrator de quatro bits em paralelo.
A idéia básica deste circuito consiste em complementar o subtraendo. Isso é feito
através dos inversores nas entradas Bs e adicionando-se este complemento ao
minuendo e ao transporte do contorno.
Observação
Contorno é a saída CO do FA 8s que está ligada com a entrada CI de FA 1s.
O resultado desta adição será a diferença entre A3 A2 A1 A0 e B3 B2 B1 B0.
Circuitos somadores e subtratores completos
Os circuitos estudados até agora efetuavam somente ou soma ou subtração. É
possível montar um único circuito que efetue soma e subtração de palavras binárias,
dependendo do nível lógico da entrada M (modo).
Eletrônica digital
SENAI-SP - INTRANET 99
Observação
Chamamos de palavra a um código binário de determinado comprimento (4, 8, 16 bits,
etc).
Veja a seguir o diagrama de blocos e a tabela-verdade de um somador/subtrator
completo.
M A B TE S TS M A B TE S TS
So
m
a 
C
om
pl
et
a
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
1
0
1
0
0
1
0
0
0
1
0
1
1
1 S
ub
tra
çã
o 
co
m
pl
et
a 1
1
1
1
1
1
1
1
0
0
0
0
1
1
1
1
0
0
1
1
0
1
1
1
0
1
0
1
0
1
0
1
0
1
1
0
1
0
0
1
No circuito:
• A e B são as entradas dos algarismos;
• M é o modo de operação: nível 0 = soma; nível 1 = subtração;
• S é o resultado da operação realizada;
• E é entrada de transporte: quando soma = CI; quando subtrai BI;
• TS é a saída de transporte: quando soma = CO; quando subtrai = BO.
Eletrônica digital
SENAI-SP - INTRANET100
Como vimos, os somadores e subtratores podem ser construídos a partir de blocos
lógicos. Na prática, esses circuitos são obtidos em circuitos integrados. Um exemplo
desse tipo de CI é o 7483, um somador completo de 4 bits.
Comparador de magnitude
Outro circuito lógico muito utilizado nos sistemas aritméticos é o comparador de
magnitude, também conhecido como comparador binário.
Ele é utilizado em circuitos lógicos para comparar dois valores binários. Possui três
saídas pelas quais indica se o valor comparado é igual, maior ou menor que o valor
estabelecido como padrão. Essas saídas são: A > B; A < B; A = B; A = B.
Célula de comparação
Chama-se célula de comparação a um comparador de magnitude que compara um bit
da entrada A com um bit da entrada B.
Veja a seguir a tabela-verdade e as expressões booleanas de uma célula de
comparação
Entradas Saídas
A B A > B A = B A < B
0
0
1
1
0
1
0
1
0
0
1
0
1
0
0
1
0
1
0
0
A > B A . B
A = B AB + BA ⋅ = A . B
A < B A . B
Das três saídas, somente uma de cada vez vai a nível lógico 1.
Eletrônica digital
SENAI-SP - INTRANET 101
Veja a seguir, um circuito de uma célula de comparação formada por portas lógicas.
A figura a seguir mostra um comparador de magnitude de três bits formado por três
células de comparação e um arranjo de portas lógicas básicas para indicar a
comparação feita pelas células comparadoras.
Eletrônica digital
SENAI-SP - INTRANET102
Note que a comparação é feita a partir do bit mais significativo, isto é, primeiro
compara-se A2 com B2. Caso não haja igualdade, uma das saídas (A > B ou A < B)
fornece nível lógico 1 em sua saída e ativa a porta OU correspondente.
Caso não haja igualdade, a saída A = B fica em nível 0, bloqueando as portas E e
tornando irrelevantes os níveis das outras entradas.
Caso haja uma igualdade no bit mais significativo, a saída A = B deste bit fornece nível
lógico 1, permitindo a comparação do segundo bit. Se não houver igualdade, uma das
portas E ligada às saídas A > B ou A < B é ativada e ativará a porta OU
correspondente.
Caso haja uma igualdade no segundo bit, sua saída A = B fornecerá nível lógico 1,
permitindo que seja feita a comparação no próximo bit e assim por diante.
Quando houver igualdade em todos os bits, a porta E à qual todas as saídas de
igualdade estão ligadas, é ativada levando a saída A = B a nível lógico 1.
A tabela a seguir é a tabela-verdade deste comparador.
Entradas comparadoras SaídasA2 B2 A1 B1 A0 B0 A > B A < B A = B
A2 > B2 x x 1 0 0
A2 < B2 x x 0 1 0
A2 = B2 A1 > B1 x 1 0 0
A2 = B2 A1 < B1 x 0 1 0
A2 = B2 A1 = B1 A0 > B0 1 0 1
A2 = B2 A1 = B1 A0 < B0 0 1 0
A2 = B2 A1 = B1 A0 = B0 0 0 1
Observação
Na prática, utilizamos CIs comparadores de magnitude que comparam quatro ou cinco
bits, tornando mais simples a construção de comparadores. Com esses CIs, é possível
fazer ligações em cascata para a comparação de palavras maiores.
Eletrônica digital
SENAI-SP - INTRANET 103
Multiplexadores
Um circuito multiplexador pode ser comparado a uma chave rotativa monopolar, pois
esta relaciona os dados das entradas e transfere-os para a saída S. A seleção é feita
mecanicamente girando-se o rotor da chave. Veja figura a seguir.
Um multiplexador executa função idêntica. Possui várias entradas que são
selecionadas digitalmente e uma única saída.
Veja um bloco multiplexador na figura a seguir.
As entradas de seleção têm a função de escolher qual dos canais de entrada será
ligado à saída.
Eletrônica digital
SENAI-SP - INTRANET104
A seguir é mostrado um circuito lógico que efetua a função de um multiplex.
Funcionamento
Para entender o funcionamento do circuito, analisaremos, um dos casos possíveis.
Assim, vamos supor que as entradas de seleção A e B estejam em nível lógico 0. Com
isso, apenas a porta E1 estará habilitada e P0 estará com nível lógico 1.Nesse caso, as
saídas S terão o nível lógico ou trem de pulsos que estiver na entrada I0.
A ilustração a seguir mostra o símbolo do bloco lógico multiplexador.
Eletrônica digital
SENAI-SP - INTRANET 105
Observação
A combinação de sinais lógicos injetados nas entradas de seleção são chamadas de
endereço, pois ao injetar as variáveis de entrada de seleção, dá-se o endereço da
informação que deve ser transmitida à saída.
Aplicações
Uma das aplicações de um multiplexador é a conversão de uma informação paralela,
ou seja, informação transmitida através de vários fios, em uma informação série, ou
seja, informação transmitida através de um único fio. Para isso, basta conectar um
contador na entrada de seleção como mostra a figura a seguir.
Ao se aplicar um sinal de clock ao contador, este fornecerá a seqüência de contagem
binária e, na saída, as informações das entradas I0, I1, I2, I3 até IN serão introduzidas
seqüencialmente.
Uma outra aplicação do circuito multiplex é a montagem de circuitos combinacionais.
Para isso, basta montar a tabela-verdade do circuito desejado.
As saídas que o circuito deve apresentar em cada uma de suas possibilidades devem
ser injetadas nos canais de informação do circuito multiplexador.
Exemplo
Para facilitar o entendimento, será exemplificado um circuito que executa a tabela-
verdade abaixo utilizando um circuito multiplexador.
Eletrônica digital
SENAI-SP - INTRANET106
A B C S1 S2
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
1
0
1
0
0
1
0
0
0
1
0
1
1
1
Os níveis lógicos dos canais de informação de cada um dos circuitos multiplexadores
são assim estabelecidos:
Variáveis de seleção Mux 1
A B C S1
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
I0 = 0
I1 = 1
I2 = 1
I3 = 0
I4 = 1
I5 = 0
I6 = 0
I7 = 1
Depois que os níveis lógicos dos canais de informação são definidos, esses níveis são
injetados nos respectivos canais de informação e o circuito fica assim:
Eletrônica digital
SENAI-SP - INTRANET 107
As saídas S1 e S2 apresentam níveis lógicos correspondentes à tabela-verdade
apresentada de acordo com valores injetados nas entradas de seleção. Assim, se
aplicarmos nas entradas de seleção ABC os níveis 001, ambos os multiplexadores irão
endereçar na saída os níveis correspondentes às entradas I1 e teremos nas saídas S1
e S2, 1 e 0 respectivamente.
Utilizando esse processo, é possível construir qualquer circuito combinacional com a
vantagem da facilidade de esquematização do circuito quando as variáveis forem em
número elevado.
Ampliação da capacidade de um sistema multiplexador
Circuitos multiplexadores de baixa capacidade podem formar um circuito para um
grande número de informações de entrada.
A figura a seguir mostra um multiplexador de quatro canais de informação montado a
partir de três multiplexadores de dois canais de informação.
Ao endereçar 00 (AB), obtém-se na saída a mesma informação de I0. Desse modo,
temos:
• Quando B for igual a 0, as saídas intermediárias (S0 e S1) estarão,
respectivamente, com as informações I0 e I2;
• Quando A for igual a 0, a saída S terá somente o valor da saída intermediária de I0.
Ao injetar o endereço 00, a saída mostrará, de imediato, a informação I0.
Da mesma forma, em relação aos outros endereços, os resultados serão:
Eletrônica digital
SENAI-SP - INTRANET108
• 01 ( A B) saída = I1
• 10 (AB ) saída = I2
• 11 (AB) saída = I3
Geralmente são encontrados no mercado multiplexadores de oito canais de informação
e três entradas de seleção. Conectando-se esses multiplexadores, pode-se ampliar o
circuito e, conseqüentemente, aumentar o número de canais de informação.
A figura a seguir mostra um circuito multiplexador de dezesseis canais implementado a
partir de blocos de oito canais de informação.
Demultiplexador
O circuito demultiplexador efetua a função inversa de multiplexador, ou seja, envia as
informações contidas em uma única linha de entrada para várias linhas de saída.
Eletrônica digital
SENAI-SP - INTRANET 109
Esse circuito também pode ser comparado a uma chave rotativa monopolar. Veja a
figura a seguir.
A informação contida na entrada I pode ser enviada a qualquer saída S. Basta
selecionar a chave na posição desejada.
A figura a seguir mostra o diagrama de blocos do demultiplexador. A entrada de seleção
tem a função de selecionar qual das saídas receberá a informação da entrada I.
Eletrônica digital
SENAI-SP - INTRANET110
O circuito lógico de demultiplexador é mostrado a seguir.
Analisando o circuito da figura anterior, podemos notar, por exemplo, que os níveis 00
forem enviados às entradas de seleção, P0 estará com nível 1. Com isso, a porta E,
ligada à saída de P0 estará com um de seus terminais em nível 1 e a saída S0 terá o
nível lógico ou trem de pulsos colocado na entrada de informação.
Veja a seguir a tabela-verdade do bloco mostrado anteriormente.
Entrada
Seleção
Canais
Saída
A B S0 S1 S2 S3
0
1
2
3
0
0
1
1
0
1
0
1
1
0
0
0
0
1
0
0
0
0
1
0
0
0
0
1
Pela tabela-verdade, é possível perceber que para cada endereço na entrada de
seleção, somente um canal de saída será conectado com a entrada de informação.
Ampliação da capacidade de circuitos demultiplex
Assim como com o circuito multiplex, é possível montar circuitos demultiplexadores de
maior capacidade a partir de circuitos de menor capacidade.
Eletrônica digital
SENAI-SP - INTRANET 111
O circuito a seguir, por exemplo, é um demultiplexador de quatro canais montados a
partir de circuitos demultiplexadores de dois canais.
A B S0 S1 S2 S3
0 0 E 0 0 0
0 1 0 E 0 0
1 0 0 0 E 0
1 0 0 0 0 E
Observação
Normalmente, encontramos circuitos demultiplexadores de 8 canais de saída. Com a
utilização de blocos de 8 canais de saída, é possível formar circuitos demultiplexadores
de qualquer capacidade de saída.
Multiplexadores e demultiplexadores utilizados na transmissão de dados
Os circuitos demultipexadores e multiplexadores são muito utilizados em transmissão
de dados. Nesse caso, um dos circuitos terá a função de transmissor e outro de
receptor.
Para um perfeito funcionamento desse conjunto, deve haver um sincronismo entre os
circuitos transmissores e receptores, isto é, as variáveis devem enviar o mesmo
endereço a ambos os circuitos.
Os processos básicos de transmissão são:
• Transmissão paralela;
• Transmissão serial.
Eletrônica digital
SENAI-SP - INTRANET112
Transmissão paralela
A figura a seguir mostra a representação esquemática da transmissão paralela.
Observe que a entrada I recebe a informação pelo modo de transmissão em série.
Para a transmissão da informação colocada nessa entrada, deve-se endereçar
simultaneamente o demultiplexadore o multiplexador durante o tempo de duração de
cada bit.
A sincronização entre as variáveis de endereço do transmissor e do receptor é de
suma importância na transmissão paralela.
Por exemplo, para a transmissão de primeiro bit, devemos colocar nível 0 nas entradas
de seleção. A informação contida na entrada I sairá em S0, entrará em I0 e sairá em S.
Para a transmissão do segundo bit, coloca-se nível 1 nas entradas de seleção. A
informação contida na entrada I sairá em S1, entrará em I1 e sairá em S.
Transmissão em série
A figura a seguir mostra a representação esquemática básica de um circuito para
transmissão série de dois bits.
Eletrônica digital
SENAI-SP - INTRANET 113
Para a transmissão em série, a entrada se faz por vários bits, a informação é
multiplexada e transmitida através de um único fio. Na recepção, a informação é
demultiplexada e a saída se dá através do mesmo número de bits que existia na
entrada.
A figura a seguir mostra como a informação se comportará nos vários pontos do
sistema de transmissão em série.
Primeiramente envia-se o endereço de I0 para a entrada de seleção A1 durante o
tempo de 0 até t1, envia-se o endereço S0 para a entrada de seleção A2. O
demultiplexador retira o sinal da linha de transmissão e envia para a saída S0.
Durante o intervalo de tempo de t1 a t2, a transmissão se comporta da mesma maneira
em relação ao segundo bit. Nesse caso, as entradas de seleção recebem o endereço
I1.
Como as informações dos bits não aparece simultaneamente, é possível armazenar a
informação em flip-flops e efetuar a leitura após o término do envio da informação.
Esse processo é indicado quando se tem uma grande distância entre emissor e
receptor.
Eletrônica digital
SENAI-SP - INTRANET114
O diagrama a seguir mostra um sistema de transmissão de dados que utiliza um
multiplexador e um demultiplexador de oito canais de informação.
O sincronismo entre os contadores de transmissão (1) e de recepção (2) permite que
os bits de entrada I0, I1, I2 ... I7 saiam nas saídas S0, S1, S2 ... S7.
Eletrônica digital
SENAI-SP - INTRANET 115
Circuitos seqüenciais
O campo da eletrônica digital divide-se em lógica combinacional e lógica seqüencial.
Na lógica combinacional, as células básicas para a construção dos circuitos são as
portas lógicas. Na lógica seqüencial, as células básicas são os circuitos biestáveis ou
flip-flops.
Os circuitos lógicos seqüenciais são amplamente empregados por causa de sua
característica de "memória". É o caso, por exemplo, do comando de um elevador em
que há necessidade de memorizar as chamadas a partir do acionamento dos botões
correspondentes.
Neste capítulo, serão estudadas as características, o funcionamento e o emprego de
vários tipos de flip-flops, registradores de deslocamentos e contadores. Para facilitar
esse estudo, é necessário ter conhecimentos prévios sobre multivibradores biestáveis
e circuitos lógicos combinacionais.
Flip-flops
O flip-flop apresenta duas saídas complementares (Q e Q ), ou seja, quando uma está
em zero, a outra está em um. Sua principal característica é a capacidade de
memorização, pois ele pode permanecer infinitamente na condição apresentada nas
saídas.
Esses níveis lógicos das saídas dependem dos sinais anteriormente aplicados nas
entradas. Dessa forma, pode-se aplicar um determinado nível lógico em uma das
entradas, forçando as saídas a assumirem as condições desejadas. As saídas
continuarão nesse estado mesmo que cesse o nível lógico nas entradas.
Eletrônica digital
SENAI-SP - INTRANET116
A condição das saídas só será alterada se um nível lógico diferente for aplicado às
entradas.
Tipos de Flip-flops
Existem vários tipos de flip-flops, classificados de acordo com a aplicação a que se
destinam. Eles são: RS (Reset-Set); RS síncrono; JK; JK MS; T (Toggle) e D (Data).
Flip-flop RS
O flip-flop tipo RS (ou flip-flop set/reset) é um biestável básico porque dele se derivam
os outros tipos. Em seu funcionamento, ele pode ser comparado a um sistema de
partida de um motor trifásico onde existe o botão liga e o botão desliga. Pode-se
afirmar que o botão liga é o set e o botão desliga é o reset. A saída, quando ativada,
eqüivale ao motor em funcionamento.
O símbolo lógico do flip-flop é mostrado a seguir.
O símbolo mostra duas entradas ativas em nível baixo (0), chamadas "set" (palavra
inglesa que quer dizer fixar, ligar ou estabelecer) e "reset" (reajustar, re-fixar); e duas
saídas Q e Q .
A saída Q é considerada normal e, portanto, a mais usada. A saída Q é o
complemento da saída Q. Sob condições normais, estas saídas são sempre
complementares:
Q = 1 → Q = 0 Q = 0 → Q = 1
O flip-flop RS básico pode ser construído a partir de portas NE.
Eletrônica digital
SENAI-SP - INTRANET 117
Estrutura
A figura a seguir mostra o diagrama de blocos de um RS. Nele, é possível observar
como ocorre a realimentação característica desde a saída de uma das portas NE até a
entrada da outra porta.
As portas P1 e P3 acionam a célula de memória formada pelas portas P2 e P4 com o
auxílio dos sinais S e R.
As portas P2 e P4 retêm a informação de um bit.
F1 e F2 são as linhas de realimentação que garantem a manutenção do estado de
saída após o desaparecimento do sinal de entrada.
S (set) é a entrada que posiciona a saída Q em nível 1.
R (reset) é a entrada que posiciona a saída Q em nível 0.
Q representa o sinal de saída do flip-flop.
Q representa o complemento do sinal de saída do flip-flop.
No funcionamento do flip-flop, as linhas de realimentação fazem com que as saídas
sejam introduzidas juntamente com as variáveis de entrada. Por isso, o estado que as
saídas assumirão vai depender das variáveis de entrada e de saída.
Eletrônica digital
SENAI-SP - INTRANET118
Operação
A tabela-verdade mostrada a seguir define a operação do flip-flop RS.
S R Q
0
0
1
1
0
1
0
1
QA
0
1
não permitido *
* Quando se diz não permitido, significa que se for aplicado
nível lógico 1 em R e S, as saídas Q e Q terão 1. Isto é
verídico, porém contraditório!
Na condição S = 0 e R = 0, não se pode concluir o valor de Q, pois isso dependerá de
uma condição anterior de S e R.
Na condição S = 0 e R = 1, a saída Q forçosamente estará em zero (Q = 1). Na
condição inversa, ou seja, S = 1 e R = 0, a saída Q assume nível lógico 1 ( Q = 0).
A condição S = 1 e R = 1 não é permitida no flip-flop RS, porque isso levaria as duas
saídas para o nível 1, o que é contraditório, pois Q e Q são saídas complementares.
O flip-flop RS mudará de estado no instante em que mudarem as variáveis de entrada.
Esta característica torna-o assíncrono, ou seja, não-sincronizado. Ele não opera
simultaneamente com um sinal de temporização ou de clock.
Flip-flop RS síncrono
O biestável RS síncrono é aquele que apresenta uma entrada adicional que permite a
sincronização com outros dispositivos mediante pulsos de um "clock" (relógio) externo.
Isso faz com que o estado lógico atue sobre o flip-flop somente quando a entrada de
sincronização permitir.
Normalmente, as entradas do flip-flop síncrono são formadas por portas lógicas NE. O
funcionamento do flip-flop depende dessas entradas (R e S), do estado atual da saída
(realimentação) e dos pulsos de clock aplicados à entrada de sincronismo. Veja o
diagrama ao lado.
Eletrônica digital
SENAI-SP - INTRANET 119
A tabela-verdade do flip-flop RS síncrono é mostrada a seguir.
Modo de operação C S R QF
Hold 0 0 QA (não muda)
Reset 0 1 1
Set 1 0 0
Proibido 1 1 1
Convenção:
"hold" = manutenção
 = pulso de clock positivo
Se a entrada de clock estiver desativada (0), o flip-flop permanecerá no seu estado,
mesmo que as entradas variem.
Por outro lado, se a entrada de clock estiver ativada, (nível lógico 1), o circuito se
comportará como um flip-flop RS básico (assíncrono).
No instante em que o clock mudar de estado, permanecerá a última condição das
entradas para determinar as saídas .
Modos de operação
Os flip-flops operam com o clock em nível lógico 1 ou 0. Para que o flip-flop seja
habilitado com oclock em nível 0, é necessário que a entrada de clock possua um
inversor. Veja a seguir os símbolos lógicos desses flip-flops.
Eletrônica digital
SENAI-SP - INTRANET120
Tipos de flip-flops sincronizados
Os flip-flops sincronizados podem ser classificados quanto ao modo como o pulso de
sincronização (C) controla as informações de entrada. Assim, temos:
• Flip-flops sincronizados por nível;
• Flip-flops sincronizados por borda.
Nos flip-flops sincronizados por nível, a entrada C permite que as entradas de
informação atuem durante todo o tempo em que o pulso de clock se encontra em
determinado nível ativo.
Nos flip-flops sincronizados por borda, o estado das entradas de informações atua
sobre o flip-flop no instante em que se produz uma borda ativa na entrada C.
Os flip-flops síncronos também podem ser classificados quanto ao tipo de disparo em:
• Disparo por nível;
• Disparo por borda.
Os flip-flops síncronos disparados por nível possuem elementos que transferem um
dado de entrada para a saída, quando sua entrada de clock for levada a nível ativo.
O nível ativo de clock pode ser 1 ou 0, dependendo das características internas do flip-
flop.
Veja a seguir os símbolos lógicos do flip-flop disparado por nível 1 (positivo) e por nível
0 (negativo).
Os flip-flops síncronos disparados por borda são elementos que transferem um dado
da entrada para a saída no momento da transição do clock do nível lógico 0 para 1 ou
vice-versa.
Eletrônica digital
SENAI-SP - INTRANET 121
Quando o disparo ocorre na transição do pulso de clock de 0 para 1, ele se chama
disparo de borda positiva. Quando o disparo ocorre na transição de 1 para 0, chama-
se disparo de borda negativa.
Veja a seguir os símbolos lógicos do flip-flop disparado por borda positiva e do
disparado por borda negativa.
Flip-flop JK
Os flip-flops JK corrigem o problema da indeterminação das saídas que existe no flip-
flop RS quando R e S forem iguais a 1.
O flip-flop JK pode ser disparado por nível ou por borda.
O flip-flop JK disparado por nível é implementado a partir de portas lógicas NÃO E.
Veja diagrama de blocos a seguir.
As portas P3 e P4 retêm a informação de um bit.
As portas P1 e P2 habilitam o clock quando as entradas J e K juntamente com as
condições de saída Q e Q permitirem.
Eletrônica digital
SENAI-SP - INTRANET122
F1 e F2 são linhas de realimentação que garantem a manutenção do estado de saída
após o desaparecimento do sinal de entrada.
F3 e F4 são linhas de realimentação que levam a informação das saídas Q e Q às
portas P1 e P2.
J é a entrada que posiciona a saída Q em 1 quando levada a nível lógico 1.
K é a entrada que reposiciona a saída Q em Q quando levada a nível lógico 1.
Q apresenta o sinal de saída do flip-flop.
Q apresenta o complemento do sinal de saída do flip-flop.
Veja a seguir os símbolos lógicos do flip-flop JK disparado por nível 1 e disparado por
nível 0 respectivamente.
A seguir mostramos a tabela-verdade do funcionamento do JK.
Modo de operação C S R QF
Hold 0 0 QA
Reset 0 1 0
Set 1 0 1
Toggle* 1 1 Q
*Toggle = chave de duas posições
Por essa tabela, é possível perceber que, se as entradas J e K estiverem em 0 e for
aplicado um pulso de clock, a saída não será alterada, prevalecendo o estado anterior
(QA - modo de operação hold).
Se J e K estiverem em 0 e 1 ou em 1 e 0, ao ser aplicado o sinal de clock, a saída
assumirá 0 ou 1 respectivamente (modo de operação reset ou set).
Eletrônica digital
SENAI-SP - INTRANET 123
Finalmente se J e K estiverem em 1 e for aplicado um pulso, haverá uma inversão no
sinal de saída ( Q A). Assim, se J e K permanecerem em 1, a cada pulso de clock, a
saída será trocada. Se a saída estiver em 0, com o pulso, ela passará para 1 e assim
sucessivamente. Esse modo de operação (toggle) é muito usado para divisor de
freqüência.
O flip-flop disparado por nível tem o inconveniente de não apresentar a condição
desejada na saída se, durante o estado ativo do sinal de clock, houver uma alteração
dos sinais das entradas J e K. Por causa disso, foi desenvolvido o flip-flop JK
disparado por borda.
Flip-flop JK disparado por borda
O flip-flop JK disparado por borda tem por finalidade transferir imediatamente os sinais
das entradas J e K para a saída no instante da transição do sinal de clock. O disparo
pode ser por borda positiva (de 0 para 1) ou por borda negativa (de 1 para 0).
O funcionamento do JK disparado por borda é idêntico ao do JK disparado por nível,
exceto pelo instante de transferência do sinal de entrada para a saída.
Veja a seguir a tabela-verdade do flip-flop JK disparado por borda considerando-se o
disparo por borda positiva (↑) ou por borda negativa (↓).
C J K QF
↑ ou ↓ 0 0 QA
↑ ou ↓ 0 1 0
↑ ou ↓ 1 0 1
↑ ou ↓ 1 1 Q A
Eletrônica digital
SENAI-SP - INTRANET124
Flip-flop JKMS
O flip-flop JKMS (do inglês "master slave", ou seja, mestre-escravo) é um
aprimoramento do flip-flop JK disparado por borda. Ele possui dois flip-flops em seu
interior: um chamado mestre e o outro chamado escravo. Veja diagrama de blocos a
seguir.
O primeiro flip-flop (mestre) recebe as entradas de informação e sua saída conecta-se
à entrada do segundo biestável (escravo) cuja saída constitui a saída do conjunto.
As entradas de sincronização (C) dos dois flip-flops são mutuamente inversas.
Funcionamento
Quando a entrada C se encontra no estado lógico 1, supõe-se que ambos os flip-flops
permitam que as entradas de informação atuem sobre seus estados.
Quando C está em 0, as entradas de informação não atuam sobre o flip-flop mestre,
mas suas saídas atuam sobre o flip-flop escravo.
Quando a entrada C for 1, as informações presentes nas entradas atuam sobre o flip-
flop escravo ficando desconectado dela.
Quando a entrada C volta para 0, o flip-flop escravo volta a adotar o estado do flip-flop
mestre.
Para que haja transferência do sinal de entrada para a saída é necessário que se
complete um ciclo de clock. Ou seja, que exista uma borda de subida e outra de
descida, ou vice-versa.
Eletrônica digital
SENAI-SP - INTRANET 125
Assim, ao receber o pulso de clock, o JK MS se comporta da seguinte maneira: na
primeira borda do ciclo, os sinais das entradas J e K são transferidos para o interior do
flip-flop. A saída permanece na condição anterior ao pulso.
Quando ocorre a segunda borda do ciclo de clock, os sinais armazenados no interior
do flip-flop são colocados na saída, obedecendo a tabela-verdade.
C J K QF
0 0 QA
0 1 0
1 0 1
1 1 QA
Flip-flop tipo T (toggle)
O flip-flop tipo T (do inglês "toggle", ou seja, chave) foi desenvolvido para aplicações
em que a saída deve ser complementada a cada pulso de entrada. Por exemplo, a
chave tipo alavanca que muda os faróis do carro de "alto" para "baixo", funciona como
um flip-flop tipo T.
Esse tipo de operação, chamada "chave" é muito usada em circuitos lógicos
seqüenciais.
O flip-flop tipo T é basicamente um JK com entradas interconectadas, de maneira que
quando a entrada K assume o nível 1, a entrada J também assume o nível 1.
Veja a seguir a representação do biestável tipo T.
A tabela-verdade desse circuito é a seguinte:
T QA QF
0 0 0
0 1 1
1 1 0
1 0 1
Eletrônica digital
SENAI-SP - INTRANET126
Funcionamento
Se o clock não estiver ativo, o dado da entrada T será irrelevante e a saída permanece
estática (QA).
Se o clock estiver ativo e a entrada T em 0, a saída Q permanecerá estática (QA).
Se o clock estiver ativo e a entrada T em 0, a saída será complementada ( Q A).
Observação
Como ainda não há esse tipo de flip-flop disponível no mercado, é possível
implementar um circuito semelhante usando um JK com as entradas J e K
interconectadas.
Flip-flop tipo D
O flip-flop tipo D é empregado quando se necessita sincronizar a transferência de
dados de um estágio para outro.
Esse flip-flop é sincronizado por nível e transfere o dado de entrada para a saída
quando ocorre a presença do sinal de controle (clock ativo).
O flip-flop tipo D possui uma única entrada denominada "data" (dados). Pode ser
construídoa partir de um flip-flop JK cujas entradas são complementadas entre si.
Veja a seguir o diagrama de blocos, a tabela-verdade e o símbolo lógico desse flip-flop.
D QA QF
0 0 0
1 0 1
0 1 0
1 1 1
Eletrônica digital
SENAI-SP - INTRANET 127
Funcionamento
Se o clock estiver inativo, o dado de entrada será irrelevante e a saída Q permanece
estática (QA).
Se o clock estiver ativo e o dado de entrada for 0, a saída copiará a entrada fazendo
com que Q seja igual a 0.
Se o clock estiver ativo e o dado de entrada for 1, a saída copiará a entrada e Q será
igual a 1.
Isso significa que no flip-flop tipo D, a saída Q assume o estado da entrada a partir de
um pulso de clock.
�Preset" e "clear"
"Preset" (reajustado) e "clear" (livre) são entradas que permitem a manipulação da
saída de modo assíncrono e com prioridade.
Elas são necessárias porque sabemos que antes de receber dados e sinal de
sincronismo (C) nas entradas, o flip-flop apresenta as saídas em um estado arbitrário:
ou 1 ou 0 e, às vezes, é preciso garantir o posicionamento inicial de suas saídas.
Essas entradas permitem, por exemplo, que o flip-flop assuma a saída Q = 1 mediante
a entrada preset e a saída Q = 0 mediante a entrada clear.
Essas entradas são encontradas em alguns flip-flops comercializados em forma de CI.
Os símbolos lógicos do flip-flop com preset (PR) e clear (CLR) e seu diagrama de
blocos são mostrados a seguir.
Eletrônica digital
SENAI-SP - INTRANET128
O preset e o clear são terminais conectados diretamente às entradas das portas que
memorizam o dado, não alterando a estrutura básica do biestável. Quando PR é
levada para nível 0, posiciona Q em nível 1. Quando CLR é levada para nível 0,
posiciona Q em 0.
P1 e P2 são as portas de memória de dados.
Funcionamento
O flip-flop JK com entradas de preset e clear ativas em 0, funciona da seguinte
maneira:
• Se as entradas de preset e clear estiverem em 1, o flip-flop funciona normalmente;
• Se a entrada de preset for para o nível 0 e a de clear permanecer em 1, a saída q
irá para nível 1 e Q ficará em 0;
• Se a entrada de preset for para o nível 1 e a de clear para 0, a saída q irá para
nível 0 e Q para 1;
• As entradas de preset e de clear não podem assumir o nível 0 simultaneamente,
pois isso traria uma situação indesejável na saída.
Veja a tabela-verdade a seguir.
Preset Clear Q Q
0 0 não permitido
0 1 1 0
1 0 0 1
1 1 Q Q
Registradores de deslocamento
O registrador de deslocamento (�shift register�, em inglês) um dispositivo largamente
empregado em sistemas digitais. O exemplo mais comum de utilização desse
dispositivo é o mostrador (�display�) de uma calculadora de bolso. Para registrar o
número 325, por exemplo, basta pressionar em seqüência as teclas 3, 2 e 5. No
mostrador aparecerão os algarismos 3, 2 e 5 na mesma seqüência.
Para que isso aconteça, o algarismo 3 que aparece à direita do mostrador tem que ser
deslocado para a esquerda para dar lugar ao algarismo 2 assim que a tecla 2 é
apertada. Os algarismos são progressivamente deslocados para a esquerda de modo
Eletrônica digital
SENAI-SP - INTRANET 129
que se pode perceber que esse circuito utiliza um registrador de deslocamento à
esquerda.
O registrador de deslocamento também exerce a função de memória temporária. Na
calculadora do nosso exemplo, mesmo quando a tecla anteriormente pressionada é
liberada, o algarismo continua sendo mostrado no �display�. Isso acontece porque o
registrador tem a função de se �lembrar� da tecla que foi pressionada.
Os registradores de deslocamento também transformam dados em série em dados em
paralelo e dados em paralelo em dados em série.
Observação
Dados em série são aqueles transmitidos por meio de uma única via física como por
exemplo, um fio ou cabo. Nesse caso, os bits de informação vêm em seqüência, um
após outro conforme mostra o gráfico a seguir.
I = 1 0 1 0
 I1 I2 I3 I4
Dados em paralelo são aqueles em que todos os bits são transmitidos
simultaneamente. Uma informação transmitida em paralelo precisa de tantos fios
quanto forem os bits da informação. Veja ilustração a seguir.
I = 1 0 1 0
 I1 I2 I3 I4
Tipos de registradores
Conforme o modo como os dados são deslocados no circuito, os registradores podem
ser:
• Registrador de deslocamento de carga em série;
• Registrador de deslocamento de carga em paralelo;
• Registrador universal de deslocamento.
Eletrônica digital
SENAI-SP - INTRANET130
Registrador de deslocamento de carga em série
Registrador de deslocamento de carga em série (em inglês �Serial load shift register�) é
aquele no qual os dados são deslocados um bit por vez. Veja diagrama do circuito a
seguir.
Pelo digrama de blocos desse registrador, notamos que foram empregados quatro flip-
flops do tipo D.
Nele, os bits de dados (0 e 1) são introduzidos nas entradas de dados em série (D) de
FF1. A entrada de �clear� (CLR) reajusta todos os biestáveis em 0.
Os pulsos de entrada de �clock� (C) deslocam as informações de entradas de dados
em série até as posições Qa, Qb, Qc e Qd que, por sua vez, são o conteúdo de cada
biestável ou registrador.
Funcionamento - Se todos os biestáveis estiverem ressetados (Q = 0) a saída será
igual a 0000. Nessa condição, o carregamento em série funciona do seguinte modo:
• Colocando a entrada �clear� (CLR) em nível compatível com o estado 0 ou 1, a
entrada de dados (D) em 1 e pulsando a entrada de clock uma vez, o resultado na
saída será 1000 (QA = 1, QB = 0, QC = 0, QD = 0);
• Colocando 0 em D e pulsando CK uma segunda vez, o resultado na saída será
0100 (QA = 0, QB = 1, QC = 0, QD = 0);
• Pulsando CK (terceiro pulso), o resultado na saída será 0010 (QA = 0, QB = 0, QC =
1, QD = 0);
• Mantendo 0 na entrada D e dando um quarto pulso, o resultado na saída será 0001
(QA = 0, QB = 0, QC = 0, QD = 1).
Como os dados foram carregados bit a bit e deslocados para a direita, esse circuito
corresponde ao de um registrador de deslocamento de carga em série à direita.
Eletrônica digital
SENAI-SP - INTRANET 131
As formas de onda a seguir ilustram os modos de operação desse circuito.
Analisando essas formas de onda, observamos que todos os biestáveis estão setados
de modo que no ponto a (entrada �clear� que opera de maneira assíncrona), os
biestáveis são todos ressetados em 0000.
Observamos também que na entrada de dados em série (ponto b), é colocado nível 1
na entrada D do FF1; na transição (borda de subida) do pulso 1 de clock, o nível 1 é
transferido para a saída QA; o resultado na saída é 1000.
O pulso 2 de clock transfere o nível 0 para a saída QA. Ao mesmo tempo, o nível 1 na
entrada D do FF2 é transferido para a saída QB. O resultado da saída agora é 0100.
O pulso 3 do clock transfere o nível 0 para a saída QA. O número 1, na entrada do FF3,
é transferido para a saída desse biestável (QC). O resultado na saída do registrador é
agora 0010.
O pulso 4 do clock transfere um 0 para a saída QA. O número 1 na entrada D do FF4 é
transferido para a saída desse biestável (QD). o resultado na saída do registrador é
então 0001.
Eletrônica digital
SENAI-SP - INTRANET132
Assim, para carregar em série a palavra 0001 foram necessários 4 pulsos de clock.
O pulso 5 acrescenta um novo 0 à esquerda (em QA) e o 1 à direita é deslocado para
fora do registrador e é perdido. Nesse caso, o resultado na saída do registrador é
0000.
Registrador de deslocamento de carga em paralelo
O registrador de deslocamento de carga em paralelo (em inglês �parallel-load shift
register�) carrega todos os bits de informação imediatamente com apenas um pulso de
clock.
Veja a seguir o diagrama lógico de um registrador de deslocamento de quatro bits com
carga em paralelo. Ele é composto por quatro flip-flops JK com entradas CLR e PR
ativas em nível 0.
O carregamento de dados em paralelo é feito através da entrada de preset (PR).
A realimentação se faz por meio de linhas de realimentação (QD e Q D de FF4 a J e K
de FF1, respectivamente). A função da realimentação é recuperar os dados que seriam
perdidos na extremidadedireita do registrador.
Funcionamento - O diagrama das formas de onda mostrado a seguir demonstra o
funcionamento de um registrador de deslocamento à direita com recirculação de carga
em paralelo.
Eletrônica digital
SENAI-SP - INTRANET 133
Veja figura a seguir.
Antes do pulso a, na forma de onda da entrada de clear (que é assíncrona e portanto
não necessita de nenhum pulso de clock para reajustar o registrador) as saídas são
1111.
No ponto a, as saídas são imediatamente ressetadas para 0000.
No ponto b, as entradas de dado em paralelo A e B estão ativadas. Como elas são
entradas assíncronas, as saídas de FF1 e FF2 vão imediatamente para o nível 1.
No ponto c, as entradas de dados em paralelo A e B são desativadas. O registrador
agora está carregado com 1100.
Na transição de descida do pulso 1 de clock, os dois números se deslocam para uma
posição à direita e o resultado depois do pulso de clock é 0110. Outro deslocamento à
direita ocorre na transição de descida do pulso 2 de clock. O resultado nas saídas dos
biestáveis J e K é 0011.
Eletrônica digital
SENAI-SP - INTRANET134
Na transição de descida do pulso 3 de clock, ocorre também um deslocamento à
direita. Devido à linha de realimentação o nível 1 em QD é deslocado e volta para a QA
de FF1. O resultado após o pulso 3 de clock é 1001.
O pulso de clock desloca o registrador que avança uma casa à direita. O nível 1 em QD
é deslocado para QA e o conteúdo do registrador é 1100, ou seja, o mesmo conteúdo
carregado no registrador antes do pulso 1 de clock.
Assim, foram necessários quatro pulsos de clock para que os dados completassem o
círculo e retornassem à posição inicial.
No ponto d do diagrama de tempos, a entrada de clear vai para o nível 0 e, por ser
uma entrada assíncrona, todos os biestáveis são ressetados.
Observação
O pulso 5 do clock não tem nenhum efeito porque a entrada de clear tem prioridade
sobre a entrada de clock.
No ponto e na forma de onda de carga da entrada em paralelo, pode-se observar que,
durante um curto espaço de tempo, a entrada D de dados em paralelo é ativada e, em
seguida desativada. Essa entrada carrega 0001 no registrador.
O pulso 6 de clock recircula, ou seja, faz o nível 1 da saída QD completar o círculo e
retornar a QA. Após o pulso, no registrador aparece 1000. Os pulsos 7, 8 e 9 deslocam
o 1 que avança três casas à direita. Após os quatro pulsos (6 a 9), os dados são os
mesmos que os iniciais: 0001.
Registrador universal de deslocamento
Registrador universal de deslocamento é aquele que:
• Carrega os dados tanto em série quanto em paralelo;
• Permite que os dados sejam lidos em série e em paralelo;
• Mantém o dado por comando;
• Desloca o dado para a direita e para a esquerda.
Estrutura
Esse registrador contém dez entradas e quatro saídas. As saídas estão conectadas
com as saídas (Q) normais de cada biestável dentro do CI.
Eletrônica digital
SENAI-SP - INTRANET 135
Veja a seguir o símbolo lógico do circuito integrado do registrador universal de
deslocamento (em inglês, �universal shift register�).
A, B, C e D são as entradas de carga em paralelo.
SR é a entrada em série com deslocamento à direita. Esta entrada introduz bits na
posição A (QA quando o registrador é deslocado para a direita).
SL é a entrada em série com deslocamento à esquerda. Ela introduz bits na posição D
(QD quando o registrador é deslocado para a esquerda).
C é a entrada de clock. Dispara os quatro biestáveis na transição de 0 para 1 do pulso
de clock.
CLR é a entrada clear. Quando ativada em 0, reajusta cada biestável em zero.
S0 e S1 são os controles de modo que habilitam o registrador a deslocar à direita ou à
esquerda, a carregar em paralelo e a manter (hold) o dado de saída (memória) por
meio de uma estrutura de desconexão rápida (circuito porta).
Circuito de acionamento de motor com registrador de deslocamento
A partida de motor trifásico de rotor bobinado também pode ser feita por comando
automático por meio de um circuito eletrônico. Para isso, utiliza-se um registrador de
deslocamento e um oscilador que gerarão pulsos de clock.
Eletrônica digital
SENAI-SP - INTRANET136
O registrador de deslocamento é montado a partir de quatro flip-flops JK que são
transformados em flip-flop tipo D com a conexão das entradas J e K por meio de uma
porta inversora.
O oscilador é montado a partir de dois monoestáveis e algumas portas lógicas.
Veja a seguir o diagrama do circuito de comando eletrônico.
Analisando-se o circuito, observa-se que também são empregados quatro
amplificadores com reforçadores de sinal (�buffers�) nas saídas QA e QD. Estes,
acionam os relés da interface entre o circuito de comando e o de potência. Um outro
amplificador é usado para reforçar o sinal de clock que é levado aos flip-flops.
A porta OU é usada como auto-alimentação (selo), pois logo que a saída QA passa a
nível 1, pode-se soltar o botão S1. Assim, fica garantido o nível 1 na saída da porta OU.
Esta porta, por sua vez, mantém o nível 1 no terminal �data� do primeiro flip-flop.
Funcionamento - Os monoestáveis, que formam o oscilador, são disparados, de
forma alternada, ou seja, a saída invertida do monoestável A dispara o monoestável B
e vice-versa.
Eletrônica digital
SENAI-SP - INTRANET 137
O funcionamento do oscilador inicia com o disparo do monoestável A. O sinal de
disparo vem da saída da porta E que é resultado do nível 1 da saída invertida do
monoestável B e do nível proveniente do botão S1.
Quando o monoestável A volta ao repouso, sua saída invertida dispara o monoestável
B. Essa oscilação se repete até que a saída QD do registrador receba nível 1. Nesse
momento, o oscilador para porque o monoestável A é ressetado pela inversão do sinal
de QD.
O sinal de clock é então retirado da saída invertida do monoestável A e utilizado para o
deslocamento seqüencial do nível 1 presente no terminal �data� dos flip-flops. A cada
deslocamento do sinal, um contador do circuito principal é ligado, acionando o motor e
acelerando-o gradativamente.
Contadores
Os circuitos contadores são construídos a partir de flip-flops ligados em cascata que
geram uma seqüência específica de pulsos de saída a partir do comando de um clock.
Os contadores, na prática, são utilizados para contagem de eventos de todos os tipos.
Essa contagem é feita a partir de um sensor que converte esses eventos em pulsos
elétricos.
Como exemplo de aplicação prática, pode-se citar a contagem de peças que se
movimentam sobre uma esteira em uma linha de produção ou, ainda, registro do
número de veículos que passam pelo pedágio de uma rodovia.
Como divisor de freqüência, pode-se citar como aplicação prática o relógio digital.
Os contadores digitais contam apenas em código binário e são basicamente divididos
em duas categorias:
• Contadores assíncronos
• Contadores síncronos.
Contadores assíncronos
Os contadores assíncronos são caracterizados por não possuírem entradas de clock
ligadas juntas, ou seja, a entrada de clock se faz apenas no primeiro flip-flop. As
Eletrônica digital
SENAI-SP - INTRANET138
entradas de clock dos flip-flops seguintes são ligadas às saídas dos flip-flops
anteriores.
Veja esquema a seguir.
Há vários tipos de contadores assíncronos. Eles são:
• Contador de pulsos;
• Contador seqüencial de 0 a n;
• Contador de década;
• Contador decrescente;
• Contador crescente e decrescente.
Contador de pulsos
O contador de pulsos é aquele que apresenta em sua saída o código BCD 8421 em
seqüência. O circuito que realiza essa função é mostrado a seguir.
Suponhamos que nesse circuito as saídas Qa Qb e Qc sejam iguais a 0 e que os flip-
flops troquem de estado na borda de descida (transição negativa do clock).
Eletrônica digital
SENAI-SP - INTRANET 139
Na primeira transição do clock (de 1 para 0) o estado do flip-flop 0 é mudado e a saída
Qa vai para nível 1. Isso não interfere no flip-flop 2 porque houve somente uma
transição de 0 para 1 na entrada de clock do flip-flop 2. Nessa condição, a saída
mostrará 1.
Na segunda transiçãodo clock (de 1 para 0) o estado da saída do flip-flop 0 muda
novamente e há uma transição negativa na entrada de clock do flip-flop 2 que muda de
estado. A saída então mostrará 010 e essa seqüência se repetirá sucessivamente.
No gráfico de formas de onda mostrado a seguir, notamos que o período Qa é o dobro
do período de clock. Qb é o dobro de Qa e o quádruplo do clock. A freqüência de Qa é a
metade da freqüência de clock e a de Qb é a quarta parte da freqüência de clock.
Isso demonstra que esse tipo de contador é usado como divisor de freqüência. Ele
divide o sinal por números que sejam potências de dois (2).
Contador seqüencial de 0 a n
O contador seqüencial de 0 até um número qualquer é construído com flip-flops com
entrada �clear�. Para isso é necessário verificar os níveis de saída do contador para
número posterior ao desejado. Essas saídas então são ligadas a uma porta NAND
cujas saídas, por sua vez, são ligadas às entradas clear dos flip-flops do contador.
Eletrônica digital
SENAI-SP - INTRANET140
O circuito a seguir mostra um exemplo desse tipo de contador.
Nesse circuito (contador de 0 a 5), recomeça a contagem após o número 5. Por isso, é
necessário zerar a contagem no número 6 (6 = 110). Nesse caso, as saídas Qc, Qb e
Qa são ligadas na entrada da porta NAND que zera o contador quando ele assumir
esse estado.
Contador de década
O contador de década é o circuito que efetua a contagem em números binários de zero
a nove.
Para construir esse circuito, usa-se um contator de pulso de quatro bits cujos flip-flops
possuam entrada clear.
Para que o contador conte somente de zero a nove, é necessário zerar a contagem no
número 10 (1010). Nesse caso, as saídas Qa, Qb, Qc, Qd são ligadas nas entradas da
porta NAND que zera o contador quando ele assume esse estado, reiniciando a
contagem.
Eletrônica digital
SENAI-SP - INTRANET 141
Veja esse circuito ilustrado a seguir.
Para construir um contador de 0 a 99, deve-se construir outro circuito igual ao
mostrado acima, porém a entrada de clock deve ser retirada do terminal Qd.
Contador decrescente
Todos os contadores estudados até aqui são contadores crescentes. O circuito para o
contador decrescente é o mesmo que para o contador crescente. A diferença entre um
e outro é que o contador decrescente utiliza as saídas complementares de Qa, Qb,
Qc, Qd, ou seja, aQ , bQ , cQ , dQ .
Observe a seguir a tabela-verdade de um contador decrescente de 0 a 7.
Qc Qb Qa cQ bQ aQ
0 0 0 0 7 1 1 1
1 0 0 1 6 1 1 0
2 0 1 0 5 1 0 1
3 0 1 1 4 1 0 0
4 1 0 0 3 0 1 1
5 1 0 1 2 0 1 0
6 1 1 0 1 0 0 1
7 1 1 1 0 0 0 0
Pode-se notar que as saídas complementares indicam um contador decrescente.
Outra maneira de se montar um contador decrescente é ligando-se as entradas de
clock às saídas complementares do contador como mostra a figura a seguir. Observe
Eletrônica digital
SENAI-SP - INTRANET142
que o clock dos flip-flops 1 e 2 está ligado respectivamente em aQ e bQ . Assim, esses
flip-flops trocam de estado na transição de subida de Qa e Qb e na transição de descida
de aQ e bQ .
Veja a figura abaixo.
Contador crescente e decrescente
Como já vimos, a única diferença entre os contadores crescentes e decrescentes é a
ligação do clock que é ligado nas saídas Q quando crescente e nas saídas Q quando
decrescente.
Para se construir um contador que faça contagens crescentes ou decrescentes usa-se
uma variável de controle que determine que função o contador deve executar: se
crescente ou decrescente.
No circuito mostrado a seguir, a chave S1 é a variável de controle. Assim, quando S1
estiver aberta, as saídas Q a e Q b, estarão bloqueadas e as saídas Qa e Qb liberadas.
Isso faz com que o contador conte crescentemente.
Eletrônica digital
SENAI-SP - INTRANET 143
Quando a chave S1 estiver fechada, as saídas Qa e Qb estarão bloqueadas e as saídas
Q a e Q b liberadas, fazendo com que o contador conte decrescentemente.
Contadores síncronos
Os contadores síncronos são aqueles que possuem as entradas de clock dos flip-flops
ligadas juntas. Eles são utilizados em circuitos que operam em freqüências mais
elevadas (acima de 7MHz), porque os flip-flops operam praticamente juntos.
Funcionamento do circuito - A figura a seguir mostra um circuito de contador
síncrono de três bits que utiliza a ligação chamada �parallel carry� (transporte paralelo).
Veja também o diagrama de tempo do circuito.
Eletrônica digital
SENAI-SP - INTRANET144
Neste circuito, o controle dos flip-flops é feito através das entradas J e K. Assim,
quando J = K = 1, o flip-flop se complementa. Quando J = K = 0, o flip-flop permanece
no estado anterior.
Supondo-se que na condição inicial todos os flip-flops estejam ressetados, após o
primeiro pulso de clock, somente o FF0 troca de estado, pois nesse flip-flop J = K = 1, o
que resulta em 001 na saída.
Após o segundo pulso de clock, FF0 e FF1 trocam de estado, pois ambos estão com
J = K = 1, o que resulta em 010 na saída.
Após o terceiro clock, somente FF0 troca de estado, pois nele J = K = 1, o que resulta
em 011 na saída.
Após o quarto pulso, FF0 e FF1 estão setados, J e K de FF2 estarão com nível 1
através da porta E. Isso provoca a troca de estados nos três flip-flops e joga 100 na
saída.
Contador de década
O contador cujo circuito acabamos de comentar é um contador de módulo igual a uma
potência de dois. Às vezes é necessário fazer a contagem de módulos diferentes de 2,
ou mesmo fazer a contagem de uma seqüência qualquer. Nesse caso, usa-se um
contador de década síncrono com �parallel carry�, cujo circuito e tabela-verdade são
mostrados a seguir.
Eletrônica digital
SENAI-SP - INTRANET 145
Clock J0 = K0 Qa J1 = K1 Qb J2 = K2 Qc J3 K3 Qd Saída
1 0 0 0 0 0 0 0 0 0000
1 1 1 0 0 0 0 1 0 0001
1 0 0 1 0 0 0 0 0 0010
1 1 1 1 1 0 0 1 0 0011
1 0 0 0 0 1 0 0 0 0100
1 1 1 0 0 1 0 1 0 0101
1 0 0 1 0 1 0 0 0 0110
1 1 1 1 1 1 1 1 0 0111
1 0 0 0 0 0 0 0 1 1000
1 1 0 0 0 0 0 1 1 1001
1 0 0 0 0 0 0 0 0 0000
O funcionamento deste contador é semelhante ao funcionamento do contador de três
bits. A diferença está no fato de que o contador de três bits zera ao final da contagem,
enquanto que o contador de década deve zerar no clock subseqüente ao 9 (1001).
Observe na tabela-verdade os níveis lógicos das entradas J e K dos flip-flops no
instante do décimo clock e veja que todos os flip-flops ficam ressetados após esse
pulso, fazendo com que a contagem recomece.
Contador em anel
Este contador, também conhecido como �ring counter�, funciona de tal modo que o
nível lógico 1 de um único flip-flop que se encontra setado se desloque para o flip-flop
seguinte cada vez que recebe um pulso de clock. O funcionamento desse tipo de
contador pode ser comparado ao do registrador de deslocamento (�shift register�).
O circuito do contador de anel e sua respectiva tabela-verdade são mostrados a seguir.
Eletrônica digital
SENAI-SP - INTRANET146
Saídas
Pulso
Qa Qb Qc Qd
0 1 0 0 0
1 0 1 0 0
2 0 0 1 0
3 0 0 0 0
4 1 0 0 0
Ao se pulsar o botão I, os flip-flops 1, 2 e 3 são ressetados e o flip-flop 0 é setado.
Quando os pulsos de clock são aplicados, o flip-flop que estiver com a entrada J em 1
é setado e assim sucessivamente, o nível lógico é deslocado a cada pulso de clock.
Quando a seqüência de pulsos é interrompida, um dos flip-flops estará setado. Para
que ele seja ressetado, pulsa-se o botão R.
Analisando o contador, observa-se que qualquer saída apresenta um pulso a cada
quatro pulsos de clock. Isso significa que um contador de anel de �n� flip-flops é um
divisor de freqüência por �n�.
O contador de anel também pode ser construído com flip-flops tipo D, como mostra o
circuito a seguir.
O funcionamento desse circuito é semelhante ao do circuito anterior: dá-se um pulso
de inicialização e FF0 é levado para nível 1. Quando o sinal de clock é aplicado, o flip-
flop que estiver com a entrada em 1, transporta para a saída 0 esse nível lógico.
Contador crescente e decrescente
O contador síncrono crescente e decrescente deve ter um blocológico com uma
entrada acessível, que, quando estiver em zero determinará que o contador faça uma
contagem crescente e quando estiver em 1, determinará que o contador faça uma
Eletrônica digital
SENAI-SP - INTRANET 147
contagem decrescente. A figura a seguir mostra o circuito de um contador crescente e
decrescente de três bits e sua tabela-verdade.
Tabela-verdade para contagem crescente
Clock J0 = K0 Qa J1 = K1 Qb J2 = K2 Qc Saída
1 0 0 0 0 0 000
1 1 1 0 0 0 001
1 0 0 1 0 0 010
1 1 1 1 1 0 011
1 0 0 0 0 1 100
1 1 1 0 0 1 101
1 0 0 1 0 1 110
1 1 1 1 1 1 111
1 0 0 0 0 0 000
Tabela-verdade para contagem decrescente
Clock J0 = K0 Qa J1 = K1 Qb J2 = K2 Qc Saída
1 0 1 0 1 0 000
1 1 0 1 0 1 111
1 0 1 1 0 1 110
1 1 0 0 0 1 101
1 0 1 0 1 1 100
1 1 0 1 0 0 011
1 0 1 1 0 0 010
1 1 0 0 0 0 001
1 0 1 0 1 0 000
Eletrônica digital
SENAI-SP - INTRANET148
Eletrônica digital
SENAI-SP - INTRANET 149
Conversor digital analógico
Nos sistemas digitais ocorre freqüentemente a necessidade de converter uma
informação digital em analógica ou uma informação analógica em digital. Esse
processo de conversão trabalha com sinais analógicos e digitais.
Entende-se por sinal analógico aquele que varia continuamente desde uma tensão
mínima até uma tensão máxima, passando por todos os valores intermediários. O sinal
digital, por sua vez, é aquele que tem apenas dois níveis: mínimo (0) ou máximo (1).
Os circuitos que fazem a conversão desses sinais, são chamados de conversor
digital/analógico (conversor D/A) e conversor analógico/digital (conversor A/D).
O conversor D/A será estudado neste capítulo.
Conversor D/A
O circuito conversor D/A é utilizado para converter um sinal digital em um sinal
analógico. A informação digital geralmente é codificada em um código binário e a partir
desse código faz-se a conversão para uma saída analógica. A figura a seguir ilustra a
função de um conversor D/A.
Eletrônica digital
SENAI-SP - INTRANET150
O circuito básico de um conversor D/A é formado por uma rede de resistores e um
amplificador de soma como mostra o diagrama de blocos a seguir.
A rede de resistores é constituída por diodos e resistores. Os resistores têm a função
de somadores de níveis e os diodos evitam o retorno da corrente. Veja figura a seguir.
Observação
A entrada D é o bit mais significativo.
Funcionamento
Para compreendermos o funcionamento do circuito, vamos aplicar os níveis lógicos às
suas entradas:
• 5VCC = nível lógico 1;
• 0VCC nível lógico 0.
A aplicação dos níveis lógicos pode apresentar as seguintes condições:
• Se tivermos nível 0 em todas as entradas, a tensão VS sobre R' será 0 V.
• Se a entrada D tiver nível lógico 1 e as outras entradas tiverem nível lógico 0,
teremos:
mV 7,98 ou98.710
5385
3,4'R
'RR
)7,0V(
V CCS =⋅=⋅+
−
=
Eletrônica digital
SENAI-SP - INTRANET 151
ou VS = 8 mV
Observação
O valor de R' que é somado a R pode ser desconsiderado pois R' é muito menor
que R e praticamente não fará diferença no valor final. Veja a seguir o cálculo feito
novamente desconsiderando R'.
mV 8 ou008,010
5375
3,4'R
R
7,0V
V CCS =⋅=⋅
−
=
1. Se a entrada C tiver nível lógico 1 e as outras entradas apresentarem nível lógico
0, VS será:
mV 4 ou004,010
10750
3,4'R
R2
7,0V
V CCS =⋅=⋅
−
=
2. Se a entrada B tiver nível lógico 1 e as outras entradas apresentarem nível lógico 0,
VS será:
mV 2 ou002,010
21500
3,4'R
R4
7,0V
V CCS =⋅=⋅
−
=
3. Se a entrada A estiver em nível lógico 1 e as outras entradas apresentarem nível
lógico 0 VS será:
mV 1 ou001,010
43000
3,4'R
R8
7,0V
V CCS =⋅=⋅
−
=
Pelas cinco condições descritas acima, é possível perceber que a tensão foi
proporcional ao peso de cada bit, ou seja, 1, 2, 4, ou 8 vezes 1,25 mV.
Vamos analisar agora uma condição em que mais de uma entrada assume valor 1. Se,
por exemplo, os níveis lógicos forem 1010, VS será:
'R
R4
7,0V
'R
R
7,0V
V CCCCS ⋅
−
+⋅
−
=
R4
'R)7,0V('R)7,0V(4
V CCCCS
⋅−+⋅−
=
Eletrônica digital
SENAI-SP - INTRANET152
R4
'R)7,0V(5
V CCS
⋅−
=
R
'R)7,0V(
4
5V CCS
⋅−
⋅=
mV 10 ou01,0
5375
103,4
4
5VS =
⋅⋅=
A tabela-verdade a seguir mostra os valores da tensão de saída VR para cada entrada:
Entradas ABCD Vs (mV)
0000 0
0001 1
0010 2
0011 3
0100 4
0101 5
0110 6
0111 7
1000 8
1001 9
1010 10
1011 11
1100 12
1101 13
1110 14
1111 15
O circuito visto tem a desvantagem de apresentar um baixo nível de tensão na saída.
Para solucionar esse inconveniente, pode-se montar um circuito com amplificadores
operacionais cuja função é amplificar os sinais de saída.
Conversor D/A com amplificador operacional
O amplificador somador de um circuito operacional utiliza um amplificador inversor
construído a partir de um amplificador operacional.
Eletrônica digital
SENAI-SP - INTRANET 153
A figura a seguir mostra um circuito básico de um amplificador inversor que utiliza um
amplificador operacional.
Neste circuito o ganho do amplificador é determinado pela relação R2/R1 e é uma
inversão de fase de 180º entre a entrada e a saída.
O circuito somador de tensão com amplificador operacional é mostrado a seguir.
Nesse circuito, a tensão de saída poderá ser calculada pela seguinte expressão:
N
N
F
3
C
F
2
B
F
1
A
F
S VR
R
...V
R
R
V
R
R
V
R
R
V ⋅++⋅+⋅+⋅−=
Essa expressão representa uma soma ponderada das tensões V1, V2, V3, V4 ... VN.
Eletrônica digital
SENAI-SP - INTRANET154
A figura a seguir mostra um conversor digital-analógico que utiliza um amplificador
operacional que nada mais é do que uma aplicação do circuito somador.
A
F
B
F
C
F
D
F
S VR8
R
V
R4
R
V
R2
R
V
R
R
V ⋅+⋅+⋅+⋅−=
Como VA, VB, VC e VD podem assumir dois valores (0 ou 1), os valores dos resistores
são múltiplos do valor R. Assim, podemos escrever a expressão da seguinte maneira:




 +++⋅−=
8
A
4
B
2
C
1
DV
R
R
V FS
Onde V é a tensão de nível 1e A, B, C, D são os bits do código binário.
Para melhor entendimento do funcionamento do conversor, exemplificaremos um
circuito com valores numéricos para a conversão de sinais digitais para analógicos.
Veja a figura abaixo.
Eletrônica digital
SENAI-SP - INTRANET 155
Quando as entradas forem : A B C D
0 0 0 1




 +++⋅−=
8
A
4
B
2
C
1
DV
R
R
V FS
1V- ou 1
8
15
5000
8000VS −=



⋅−=
Suponhamos que todas as entradas estejam em nível 1. O valor de VS então será:




 +++⋅−=
8
1
4
1
2
1
1
15
5000
8000VS
15V- ou 15
8
158
8
12488VS −=



⋅−=



 +++⋅−=
A seguir, mostramos a tabela-verdade do circuito conversor digital-analógico com
amplificador operacional.
Entradas ABCD Saída Vs
0000 0
0001 -1
0010 -2
0011 -3
0100 -4
0101 -5
0110 -6
0111 -7
1000 -8
1001 -9
1010 -10
1011 -11
1100 -12
1101 -13
1110 -14
1111 -15
Eletrônica digital
SENAI-SP - INTRANET156
Se compararmos as duas tabelas-verdades dos circuitos conversores, é possível
perceber que com a utilização do amplificador consegue-se um nível de tensão
satisfatório. Todavia, a tensão de saída é negativa. Para solucionar este problema,
devemos colocar um amplificador operacional inversor de ganho unitário para poder
inverter o sinal na saída.
Conversor D/A com chave seletora digital
O circuito conversor D/A também pode ser construído com chaves seletoras digitais
ligadas na entrada. A figura a seguir mostra esse tipo de circuito.
Neste circuito, as chaves analógicas são controladas pelo nível lógico colocado nas
entradas A, B, C, e D.
Eletrônica digital
SENAI-SP - INTRANET 157
Quando o nível lógico é 0, as chaves se fecham e aterram as entradas do somador
inversor.
Quando o nível lógico é 1, as chaves se fecham ligando a tensão de referência nas
entradas do somador inversor.
A tensão de referência deve ser uma tensão estabilizada para que o conversor não
apresente erros na conversão. Deve ainda ser de valor negativo para que a tensão de
saída seja positiva. Assim, o uso do amplificador inversor deixa de ser necessário.
A tensão de saída pode ser calculada pela expressão:




 +++⋅−=
8
A
4
B
2
C
1
DV
R
R
V Ref
0
S
Estecircuito pode ser estendido para qualquer número de bits de entrada. Nesse caso,
a expressão será:




 +++++⋅−=
N
X...
8
A
4
B
2
C
1
DV
R
R
V fRe
0
S
Para melhor entendimento do funcionamento desse tipo de conversor,
exemplificaremos um circuito com valores numéricos e seu cálculo da tensão de saída.
Se, neste circuito, VRef = - 5V e todos os bits de entrada estiverem em nível 1 VR será:




 +++⋅−=
8
A
4
B
2
C
1
DV
R
R
V fRe
0
S
Eletrônica digital
SENAI-SP - INTRANET158




 +++−⋅−=
8
1
4
1
2
1
1
15
5
8VS
15V ou 15
8
158V
8
124818V
S
S
=



=




 +++−⋅−=
O emprego das chaves digitais soluciona alguns problemas nos circuitos conversores,
ou seja:
• A tensão negativa na saída, pois VRef é um valor negativo;
• A estabilização da tensão de saída, pois VRef é um sinal estabilizado;
• A degradação da tensão de saída, pois os níveis lógicos 0 e 1 não são exatamente
um valor determinado e sim um valor variável dentro de uma faixa.
Veja gráfico a seguir.
Os conversores D/A vistos até agora apresentam a seguinte desvantagem: com o
aumento dos bits de entrada, o valor dos resistores torna-se muito alto. Como estes
resistores devem ser de precisão, torna-se difícil a obtenção dos valores necessários.
Para solucionar esse tipo de problema, devemos utilizar na entrada a rede R-2R.
Conversor D/A com rede R-2R
O conversor D/A com rede R-2R é constituído por uma rede de resistores e um
amplificador somador. Esse circuito também é conhecido como conversor D/A do tipo
escada.
Eletrônica digital
SENAI-SP - INTRANET 159
A função da rede de resistores R-2R é a mesma das outras redes vistas anteriormente,
ou seja, ela fornece um nível de tensão ponderado de acordo com os níveis lógicos
ligados em sua entrada.
Na rede de resistores R-2R somente dois valores de resistores são utilizados, sendo
um o dobro do outro.
Veja a seguir o esquema do circuito de um conversor D/A que utiliza a rede R-2R.
Funcionamento
Na condição inicial será aplicado o nível lógico 1 na entrada D que é o bit mais
significativo. As demais entradas ficam em nível 0. O circuito será:
Eletrônica digital
SENAI-SP - INTRANET160
Para calcular a tensão VR, faz-se primeiramente a simplificação da malha que está
dentro do retângulo tracejado. O circuito então ficará assim:
Aplicando-se a lei de Ohm, obtém-se:
VS = IR
3
V
R
R3
V
V
R3
V
RR2
V
I
CCCC
S
CCCC
=⋅=
=
+
=
Quando apenas a entrada C estiver em nível lógico 1, o circuito será:
Eletrônica digital
SENAI-SP - INTRANET 161
O circuito equivalente simplificado será:
Para calcular a tensão VS empregamos a fórmula:
6
V
V
6
V
2
R
R3
V
2
R
RR2
V
V
CC
S
CC
CCCC
S
=
=
⋅
=
⋅
+=
Quando apenas a entrada B estiver em nível lógico 1, o circuito será:
Eletrônica digital
SENAI-SP - INTRANET162
O circuito equivalente simplificado será:
Para calcular a tensão VS' teremos:
3
V
V
R
R3
V
V
R3
V
RR2
V
I
CC
'S
CC
'S
CCCC
=
⋅=
=
+
=
Encontrado o valor de VS' podemos calcular o valor de VS:
Eletrônica digital
SENAI-SP - INTRANET 163
Observe que, no circuito, apenas os dois resistores em paralelo foram simplificados. É
sobre eles que a tensão VS recai. Partindo da tensão VS' é possível concluir qual a
tensão VR = VS'.
12
V
4
1
3
V
V
4
3
V
V
:temos , 
3
V
V como
CCCC
S
CC
S
CC
'S
=⋅=
=
=
Quando a entrada A estiver em nível lógico 1 o circuito será:
O circuito simplificado equivalente será:
VA = IR
Eletrônica digital
SENAI-SP - INTRANET164
3
V
R
R3
V
V
RR2
V
I
CCCC
A
CC
=⋅=
+
=
Se observarmos o circuito no retângulo tracejado, podemos perceber que sua
simplificação resulta em:
A tensão no ponto b seria a metade da tensão no ponto a. Logo:
6
V
2
1
3
V
2
3
V
V
 ,
3
V
 VComo 
2
V
V
CCCC
CC
B
CC
A
A
B
=⋅==
==
O circuito equivalente nos pontos B, C e D será sempre igual ao apresentado na figura
anterior, isto é, dois resistores de igual valor em série. Isso faz com que a tensão do
ponto seguinte seja a metade do ponto antecedente. Com isso, é possível calcular a
tensão VS de saída do ponto D, que é a menor.
24
V
VV
24
V
2
12
V
2
V
V
12
V
2
6
V
2
V
 V
6
V
V
CC
SD
CC
CC
C
D
CC
CC
B
C
CC
B
==
===
====
Observação
Em cada caso visto, a impedância das entradas é igual a 3R.
Eletrônica digital
SENAI-SP - INTRANET 165
Nos casos explicados, a tensão de saída VS tem uma proporcionalidade em relação ao
bit alimentado.
DCBA
1000
CC
CC
S V3
1
6
V
V ==
DCBA
0100
CC
CC
S V6
1
6
V
V ==
DCBA
0010
CC
CC
S V12
1
12
V
V ==
DCBA
0001
CC
CC
S V24
1
24
V
V ==
Com isso podemos retirar uma expressão para calcular VS.
A.V
24
1B.V
12
1C.V
6
1D.V
3
1V CCCCCCCCS +++=
Colocando VCC em evidência, temos:
)A.
24
1B.
12
1C.
6
1D.
3
1(VV CCS ++=
Onde A, B, C e D são os níveis lógicos 0 ou 1 das entradas.
Se tivermos, por exemplo, 1111 nas entradas A, B, C e D e VCC = 6V, teremos:
)A.
24
1B.
12
1C.
6
1D.
3
1(VV CCS ++=
)1.
24
11.
12
11.
6
11.
3
1(6VS +++=
)
24
1248(6VS
+++
=
Eletrônica digital
SENAI-SP - INTRANET166
24
15.6VS =
V75,3
24
90VS ==
Conversor D/A com rede R-2R, amplificador operacional e chave analógica
A figura a seguir mostra um circuito conversor digital/analógico com rede R-2R que
utiliza um amplificador operacional e chave analógica.
Neste circuito, é possível calcular o ganho do amplificador operacional por meio da
relação g = RF.
3R
A tensão VS' pode ser calculada por meio da expressão:
F3
RF.VV S'S −=
Para calcular VS temos;
)A.
24
1B
12
1C.
6
1D.
3
1(VV fReS +++=
Eletrônica digital
SENAI-SP - INTRANET 167
Substituindo VS em VS', temos:
R3
RF.)A.
24
1B.
12
1C.
6
1D.
3
1(VV fRe'S +++−=
Para melhor entendimento, exemplificaremos com valores numéricos:
VRef = -6V
R = 1k, logo, 2R = 2K
RF = 12K
Calcularemos a tensão de saída para VS' para DCBA
 1010
R3
RF.)A.
24
1B.
12
1C.
6
1D.
3
1(VrefV 'S +++−=
K3
K12.)0.
24
11.
12
10.
6
11.
3
1(.)6('VS +++−−=
12
1204.
12
5.64)14(64.)
12
1
3
1(6V 'S ==+=+=
VS' = 10V
Eletrônica digital
SENAI-SP - INTRANET168
Eletrônica digital
SENAI-SP - INTRANET 169
Conversor analógico digital
O conversor A/D (ou conversor analógico/digital) é um sistema eletrônico que recebe
uma tensão analógica em sua entrada e converte essa tensão em sua saída para um
valor digital correspondente.
Neste capítulo, estudaremos os circuitos que efetuam essa conversão.
Processo de conversão
O processo de conversão analógico/digital consiste basicamente em aplicar uma
informação analógica em um conversor e recolher na saída uma informação digital
correspondente.
A ilustração a seguir mostra um diagrama de bloco do conversor A/D.
Os conversores A/D mais comuns são:
• Conversor A/D tipo contador de rampa;
• Conversor A/D tipo contador de rampa contínuo;
• Conversor A/D de aproximação sucessiva;
• Conversor A/D integrador por dupla inclinação.
Eletrônica digital
SENAI-SP - INTRANET170
Conversor A/D do tipo contador de rampa
A figura a seguir mostra o diagrama de blocos de um conversor A/D contador de rampa
(em inglês: "ramp counter AD converter"). Ele tem esse nome porque a sua tensão de
saída aumenta gradualmente de forma semelhante a uma rampa.
Funcionamento
A conversão é iniciada com um pulso de "start" que zera o contador. O comparador é
alimentado com a tensão analógica desejada.
A saída do comparador aciona a porta E e libera a entrada de pulsos de clock no
contador.
O contador começa a receber pulsos e indica na saída, em linguagem binária, os
pulsos recebidos.
O conversor D/A ligado na saída do circuito converte o valor binário da saída para
analógico e envia os sinais para o comparador. Quando a tensão da saída do
conversor D/A for igual à tensão da entrada analógica, a saída do comparador será
zerada. Isso bloqueia a entrada do clock e a saída digital indicará um valor em binário
correspondente à tensão analógica.
Eletrônica digital
SENAI-SP - INTRANET 171
Vantagens e desvantagens
A vantagemdesse tipo de conversor é ser simples, preciso e de baixo custo.
Esse conversor, porém, é muito lento e tem que ser zerado para realizar nova
conversão quando houver uma diminuição da tensão da entrada analógica.
Para solucionar tais problemas, utilizam-se os conversores de rampa contínuos que
utilizam contadores crescentes e decrescentes.
Conversor A/D tipo contador de rampa contínuo
O conversor A/D tipo contador de rampa contínuo não necessita de sinal de "start"
para iniciar a conversão. Ele faz a conversão toda vez que há variação na entrada
analógica, mesmo que haja aumento ou diminuição da tensão.
Veja na figura a seguir, o diagrama de blocos deste circuito.
Funcionamento
O funcionamento desse tipo de conversor é semelhante ao funcionamento do
conversor tipo rampa. Quando a entrada analógica é alimentada com algum nível de
tensão, é enviado ao circuito um sinal positivo (quando houver um aumento de tensão
na entrada) ou negativo (quando houver diminuição de tensão na entrada).
Eletrônica digital
SENAI-SP - INTRANET172
De acordo com o sinal recebido pelo circuito de controle, ele determina se a contagem
é progressiva ou regressiva e libera a entrada do sinal de clock. A contagem se realiza
até que a tensão enviada pelo conversor D/A se iguale à tensão de entrada e a saída
do comparador seja zerada. Isso fará o circuito de controle bloquear a entrada de clock
e a saída indicará um valor em binário correspondente à entrada analógica.
Conversor de aproximação sucessiva
Quando a velocidade de conversão é o fator mais importante, o tipo de conversor mais
usado é o conversor A/D de aproximação sucessiva. Esse tipo de conversor utiliza um
circuito denominado de amostra e retenção que será estudado a seguir.
Circuito de amostra e retenção
Um conversor A/D requer um certo tempo para converter um sinal analógico em um
sinal digital correspondente.
Se houver uma mudança do sinal analógico antes que a conversão seja efetuada, o
conversor pode apresentar erros. Para impedir isso, devemos utilizar o circuito de
amostra e retenção.
O circuito de amostra e retenção (em inglês, "sample and hold") é um amplificador com
duas funções de operação distintas controladas por um sinal lógico.
Uma das funções do amplificador é a de fornecer uma amostra da tensão. Nesse caso,
o circuito funciona como um amplificador comum cuja tensão de saída segue a tensão
de entrada.
A outra função é a de retenção, ou seja, a tensão de saída se mantém constante no
valor final do período de amostra.
Eletrônica digital
SENAI-SP - INTRANET 173
As figuras a seguir mostram o símbolo e o esquema do circuito de amostra e retenção.
Analisando o circuito, podemos notar que:
• O amplificador A1 é um buffer de entrada com entrada em alta impedância;
• O amplificador A2 é um buffer com alta impedância de entrada e baixa impedância
de saída;
• A chave S é geralmente um circuito FET.
Funcionamento
Quando a chave S é fechada, o capacitor se carrega rapidamente com a tensão de
entrada.
Quando S é aberta, a tensão se mantém com o valor que havia atingido quando a
chave for aberta porque o capacitor retém a carga e o amplificador A2 de alta
impedância.
Enquanto a chave fica aberta, a saída de A2 mostrará o último valor que estava no
capacitor. Quando a chave se fechar novamente o capacitor se carregará com o novo
valor de amostra, que será retido e indicado na saída.
Eletrônica digital
SENAI-SP - INTRANET174
As formas de onda a seguir ilustram o funcionamento desse circuito.
Circuito do conversor
O conversor de aproximação sucessiva (em inglês: "successive approximation A/D
converter") é utilizado quando a velocidade de conversão é fator importante, pois sua
velocidade de conversão é de apenas alguns microssegundos. A figura a seguir mostra
o circuito desse tipo de conversor.
Eletrônica digital
SENAI-SP - INTRANET 175
Analisando o circuito, é possível destacar os seguintes blocos:
• Um contador em anel formado pelos flip-flops tipo A(FF1 a FF6) que serão ativados
sempre um de cada vez e em nível alto;
• Quatro flip-flops (FFD a FFA) que são utilizados para registrar os bits digitais que
alimentam a saída e o conversor D/A;
• Um conversor D/A com a função de enviar sinal ao comparador;
• Um circuito de amostra e retenção ("sample and hold");
• Um comparador que recebe a tensão da entrada analógica através do circuito de
amostra e retenção e a tensão do conversor D/A.
Após a realização da comparação, o comparador fornece em sua saída:
• Nível 0 quando V0 > V0+
• Nível 1 quando V0 < V0+
Funcionamento
Suponha que a entrada analógica seja alimentada com 12V. A conversão é iniciada
com um pulso de "strobe". Quando esse pulso surge, o circuito de amostra e retenção
leva para a saída o valor da tensão analógica que estava na entrada e a entrada
"Data" de FF1 fica em nível 1.
Quando surgir o primeiro pulso de clock, FF1 transferirá o nível 1 de sua entrada "data"
para a saída e setará FFD e ressetará FFC, FFB e FFA.
A entrada do conversor terá os níveis lógicos 1000 e a saída 8V.
O comparador terá em sua entrada V0- V0+, portanto a saída terá nível lógico 0. Isso
inibirá a entrada de ressete dos flip-flops FFD a FFA.
Quando surgir o segundo pulso de clock, FF2 transferirá o nível 1 de sua entrada
"data" para sua saída e setará FFC.
A entrada do conversor terá agora os níveis lógicos 1100 e a saída, 12V.
A saída do comparador continua com nível lógico 0, pois V0- = V0+ e as entradas de
ressete de FFD a FFA continuam inibidas.
Quando surgir o terceiro clock, FF3 transferirá o nível lógico 1 de sua entrada para a
saída e setará FFB.
Eletrônica digital
SENAI-SP - INTRANET176
A entrada do conversor apresentará, agora, os níveis lógicos 1110 e 14V na saída.
A saída do comparador passará para o nível lógico 1, pois V0- < V0+ e possibilitará o
ressete dos flip-flops FFD a FFA.
Quando surgir o quarto pulso d, clock, FF4 transferirá para a sua saída o nível lógico 1,
setará FFA e ressetará FFB.
A entrada do conversor D/A terá agora os níveis lógicos 1101 e a saída, 13V.
O comparador continua com nível lógico 1 em sua saída, pois V0- V0+ e os pinos de
ressete dos flip-flops continuam habilitados.
Quando surgir o quinto pulso de clock, FF5 transferirá para a sua saída o nível lógico 1
da entrada 2 ressetará FFA.
A entrada do conversor D/A terá os níveis lógicos 1100 e a saída será de 12V.
O comparador volta, então, a ter nível lógico 0 em sua saída e inibe os pinos de
ressete dos flip-flops.
Quando surgir o sexto pulso de clock, FF6 transportará para a sua saída o nível lógico
de sua entrada e habilitará as portas E. Estas transportarão os níveis lógicos da
entrada do conversor para a saída digital que é o valor correspondente à entrada
analógica.
A saída Q6 de FF6 também habilita novamente o circuito de amostra e retenção cuja
função é reter o novo valor de tensão.
Quando surgir o sétimo pulso de clock, o ciclo se repete e o novo valor binário,
correspondente à tensão analógica será transportado para a saída digital quando FF6
for setado novamente.
Eletrônica digital
SENAI-SP - INTRANET 177
Conversor AD integrador por dupla inclinação
Esse conversor é largamente empregado em instrumentos de medição onde a
velocidade de conversão não é fator de importância. Veja esse circuito na figura a
seguir.
Funcionamento
O conversor A/D por dupla inclinação funciona da seguinte maneira:
Ao aplicarmos uma tensão na entrada analógica, o circuito, integrador começa a
fornecer uma tensão (-V0) em rampa negativa para a entrada inversora do comparador.
Assim que a entrada inversora recebe alguns milivolts de tensão, o limiar do
comparador é ultrapassado (V0 < 0). Então, a saída do comparador vai para nível 1 e a
unidade de controle libera os pulsos de clock para o contador.
Quando o bit mais significativo do contador atingir nível 1, termina o tempo t1 e a chave
analógica é acionada ligando VRef ao integrador em lugar de VE.
A tensão de referência é de sinal oposto e de maior amplitude que a tensão de
entrada.Assim, a saída do integrador passa a integrar no sentido positivo.
Eletrônica digital
SENAI-SP - INTRANET178
O contador, por sua vez, continua contando durante o tempo de descarga do capacitor
C até atingir o limiar do comparador (V0 > 0). Nesse instante, a saída do comparador
cai para 0V e inibe os pulsos de clock do contador.
O contador terá em sua saída um valor binário proporcional à tensão analógica de
entrada.
O gráfico a seguir mostra a forma de onda na saída do integrador.
No gráfico temos:
• T1 é o tempo do primeiro período de conversão (T1 = 2/F);
• T2 é o tempo do segundo período de conversão.
f
2
V
V
T
fRe
E
2 ⋅=
• VMax é a saída do integrador no final do primeiro período de conversão.
1
C
E
Máx TR
V
V ⋅=
• VRef é a tensão de referência - valor negativo > VE;
• VE é a tensão de entrada;
• N é o número de bits da saída digital;
• f é a freqüência de clock no contador.
Observação
A constante RC de carga não influi no valor binário porque o tempo de integração
depende da freqüência de clock. Isso faz t1 ficar constante.
Eletrônica digital
SENAI-SP - INTRANET 179
Memórias
Em qualquer computador, tanto as instruções quanto os dados do programa devem ser
armazenados a fim de que possam estar disponíveis sempre que o usuário do
equipamento necessitar deles. Essa função imprescindível no sistema é realizada
pelas memórias.
Neste capítulo, estudaremos as operações que as memórias realizam, como essas
operações são realizadas e quais os tipos de memórias que existem para realizá-las.
Sistema de memória
O sistema de memória é uma parte de vital importância no processador de um
controlador programável, pois armazena todas as instruções assim como os dados
necessários para executá-las.
Existem diferentes tipos de sistemas de memória. A escolha de um determinado tipo
depende:
• Do tipo de informação a ser armazenada;
• Da forma como a informação será processada pela UCP.
As informações armazenadas num sistema de memória são chamadas palavras de
memória, que são formadas sempre pelo mesmo número de bits.
A capacidade de memória de um CP é definida em função do número de palavras de
memória previstas para o sistema.
Eletrônica digital
SENAI-SP - INTRANET180
A capacidade de memória de um CP pode ser representada por um mapa chamado
mapa da memória.
Arquitetura da memória de um controlador programável
A arquitetura da memória de um controlador programável pode ser constituída por
diferentes tipos de memória.
Tipo de memória Descrição Observação
RAM
Dinâmica
Estática
Memória de acesso randômico VolátilGravada pelo usuário
ROM Memória somente para leitura
Não volátil
Não permite apagamento
Gravada pelo fabricante
PROM Memória programável somentede leitura
Não volátil
Não permite apagamento
Gravada pelo usuário
EPROM Memória programável/apagável somente de leitura
Não volátil
Apagamento por ultravioleta
Gravada pelo usuário
EEPRM
E2PROM
EAROM
Memória programável/apagável
somente de leitura
Não volátil
Apagável eletricamente
Gravada pelo usuário
Eletrônica digital
SENAI-SP - INTRANET 181
Independentemente dos tipo de memórias de utilizadas, o mapa da memória de um
controlador programável pode ser dividido em cinco áreas principais:
• Memória executiva;
• Memória do sistema;
• Memória de status dos módulos E/S (tabela imagem)
• Memória de dados;
• Memória do usuário.
Memória executiva
É formada por memórias do tipo ROM ou PROM, pois o conteúdo das mesmas
(sistema operacional) foi desenvolvido pelo fabricante do CP e portanto não deverá ser
alterado pelo usuário.
Eletrônica digital
SENAI-SP - INTRANET182
A função da memória executiva é de armazenar o sistema operacional, o qual é
responsável por todas as funções e operações que podem ser executadas por um CP.
Memória do sistema
Esta área de memória é formada por memórias do tipo RAM, pois terá o seu conteúdo
constantemente alterado pelo sistema operacional.
A função da memória do sistema é de armazenar resultados e/ou informações
intermediários, gerados pelo sistema operacional, quando necessário.
Essa memória não pode ser alterada pelo usuário.
Memória de status dos módulos E/S
As memória de status dos módulos E/S são do tipo RAM. A UCP, após ter efetuado a
leitura dos estados de todas as entradas, armazenará essas informações na área
denominada status das entradas (ou imagem das entradas). Após o processamento
dessas informações, os resultados lógicos (RLO) serão armazenados na área
denominada status das saídas (ou imagem das saídas) antes de serem enviados para
as respectivas saídas.
Esse memória tem como função armazenar o estado dos sinais de todas as entradas e
saídas de cada módulo E/S.
À medida que o programa vai sendo executado, a UCP vai armazenando os resultados
na área denominada status das saídas (tabela imagem das saídas), até o término da
seqüência de operações contidas no programa. Logo após, essas informações serão
transferidas para as respectivas saídas.
Podem ser monitoradas pelo usuário sendo que uma possível alteração só será
permitida se contida no programa do usuário.
Memória de dados
As memórias de dados são do tipo RAM. Funções de temporização, contagem ou
aritméticas necessitam de uma área de memória para armazenamento de dados,
como:
• Valores pré-selecionados ou acumulados de contagem ou temporização;
• Resultados ou variáveis de operações aritméticas;
Eletrônica digital
SENAI-SP - INTRANET 183
• Resultados ou dados diversificados a serem utilizados por funções de manipulação
de dados.
Essa memória tem como função armazenar dados referentes ao programa do usuário.
Alguns processadores subdividem a área de memória de dados em duas
submemórias:
• Memória para dados fixos
• Memória para dados variáveis
A primeira é programada pelo usuário através dos terminais de programação. A
segunda é utilizada pelo processador para armazenar os dados acima citados.
Memória do usuário
A UCP efetuará a leitura das instruções contidas nesta área a fim de executar o
programa do usuário, de acordo com os procedimentos predeterminados pelo sistema
operacional, que se encontra gravado na memória executiva.
Essa memória tem como função armazenar o programa de controle desenvolvido pelo
usuário.
A área de memória destinada ao usuário pode ser configurada de diversas maneiras:
• RAM;
• RAM/EPROM;
• RAM/EAROM
Tipo de memória Descrição
RAM A maioria dos CPs utiliza memórias RAM para armazenar o programa do usuárioassim como dados internos do sistema.
RAM/EPROM
O usuário desenvolve o programa e efetua dos testes em RAM. Uma vez
checado o programa, este é transferido para EPROM, de onde o processador
obterá as informações necessárias.
Comentário
1. Caso haja necessidade de se alterarem dados ou cálculos durante a
execução do programa do usuário, haverá necessidade de um pequeno
grupo de memórias RAM para armazenar dados variáveis.
2. Qualquer alteração futura implicará na reprogramação das EPROMs.
RAM/EAROM
Esta configuração de memória do usuário permite que, uma vez definido o
programa, este seja copiado automaticamente em EAROM, bastando que se
introduza uma única instrução no CP.
Uma vez efetuada a cópia, o CP poderá operar tanto em RAM como em EAROM.
Caso haja necessidade de alguma modificação, esta será feita eletricamente.
Eletrônica digital
SENAI-SP - INTRANET184
Caso haja falta de energia elétrica, as informações armazenadas em memória RAM
serão preservadas devido à existência de baterias de lítio.
A UCP comunica-se com o sistema de memória, através de dois canais (vias de
comunicação):
• Bus de endereço;
• Bus de dados.
Eletrônica digital
SENAI-SP - INTRANET 185
Verificar o funcionamento de
portas lógicas básicas
Este ensaio tem como objetivo verificar o funcionamento das portas lógicas básicas
E (AND), OU (OR) e NÃO (NOT).
Procedimentos
1. Monte os circuitos a seguir, e construa as tabelas verdade.
a. 
b. 
c. 
Eletrônica digital
SENAI-SP - INTRANET186
d. 
e. 
f. 
g. 
Eletrônica digital
SENAI-SP - INTRANET 187
Verificar o funcionamentode
portas lógicas derivadas
Este ensaio tem como objetivo verificar o funcionamento das portas lógicas derivadas
NÃO E (NAND), NÃO OU (NOR), OU-EXCLUSIVO (XOR), e NÃO OU-EXCLUSIVO
(XNOR).
Procedimentos
1. Monte os circuitos a seguir, e construa as respectivas tabelas verdade.
a. 
b. 
c. 
Eletrônica digital
SENAI-SP - INTRANET188
d. 
e. 
f. 
g. 
h. 
Eletrônica digital
SENAI-SP - INTRANET 189
Montar circuitos
combinacionais
Este ensaio tem como objetivo verificar o funcionamento dos circuitos combinacionais,
retirando a expressão através da tabela verdade.
Procedimentos
1. A partir da tabela verdade abaixo, tire a expressão e monte o circuito lógico.
A B C S
0 0 0 1
0 0 1 0
0 1 0 1
0 1 1 0
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 0
2. A partir da tabela verdade abaixo, tire a expressão, simplifique e monte o circuito
lógico.
A B C S1 S2 S3
0 0 0 1 1 1
0 0 1 1 1 0
0 1 0 1 1 1
0 1 1 1 0 1
1 0 0 0 0 0
1 0 1 1 1 1
1 1 0 0 1 1
1 1 1 1 1 0
Eletrônica digital
SENAI-SP - INTRANET190
3. A partir da tabela verdade abaixo, tire a expressão e monte o circuito lógico.
A B C D S
0 0 0 0 0
0 0 0 1 1
0 0 1 0 0
0 0 1 1 1
0 1 0 0 0
0 1 0 1 1
0 1 1 0 0
0 1 1 1 0
1 0 0 0 0
1 0 0 1 0
1 0 1 0 0
1 0 1 1 0
1 1 0 0 1
1 1 0 1 0
1 1 1 0 0
1 1 1 1 1
4. A partir da tabela abaixo, tire a expressão, simplifique e monte o circuito lógico.
A B C D S1 S2
0 0 0 0 1 1
0 0 0 1 1 1
0 0 1 0 1 1
0 0 1 1 0 1
0 1 0 0 0 1
0 1 0 1 0 1
0 1 1 0 1 1
0 1 1 1 1 1
1 0 0 0 1 1
1 0 0 1 1 1
1 0 1 0 1 1
1 0 1 1 0 1
1 1 0 0 0 0
1 1 0 1 0 1
1 1 1 0 1 0
1 1 1 1 1 0
Eletrônica digital
SENAI-SP - INTRANET 191
Verificar o funcionamento de
circuitos decodificadores
Este ensaio tem como objetivo verificar o funcionamento dos circuitos decodificadores
BCD-Decimal e BCD-7 segmentos.
Procedimentos
1. Montar um circuito decodificador usando o CI 4028, seguindo a pinagem dada na
figura abaixo.
2. Ligar a fonte de alimentação e ligar níveis lógicos às entradas do circuito. Para
cada condição de entrada verificar os estados lógicos das saídas através dos LEDs
instalados em cada uma das saídas.
3. Levantar a tabela verdade a partir do funcionamento do circuito.
Eletrônica digital
SENAI-SP - INTRANET192
4. Montar um circuito decodificador usando o CI 4511, seguindo a pinagem dada na
figura abaixo.
5. Levantar a tabela verdade a partir do funcionamento do circuito.
6. Ligar a fonte de alimentação e ligar níveis lógicos às entradas do circuito.
7. Colocar por um instante a entrada Lamp Test (LT�) em nível baixo, ligando-se o pino
3 ao terra do circuito.
8. Verificar o que acontece ao passar a entrada BI� do Vcc para o terra.
Eletrônica digital
SENAI-SP - INTRANET 193
Verificar o funcionamento de
circuitos aritméticos
Este ensaio tem como objetivo, montar circuitos Meio-Somador e Somador Completo e
verificar o funcionamento.
Procedimentos
1. Montar o circuito Meio-Somador completo e levantar a tabela verdade:
2. Montar o circuito Somador Completo abaixo e levantar a tabela verdade:
Eletrônica digital
SENAI-SP - INTRANET194
3. Montar o circuito Meio-Subtrator abaixo e levantar a tabela verdade:
4. Montar o circuito Subtrator Completo abaixo e levantar tabela verdade:
Eletrônica digital
SENAI-SP - INTRANET 195
Identificar níveis lógicos de
TTL e CMOS
Este ensaio tem como objetivo conhecer os níveis lógicos e as tensões características
de entrada e saída das portas lógicas TTL e CMOS utilizando os CIs 7404 e 4069.
Procedimentos
1. Montar o circuito abaixo:
2. Com um multímetro, medir a tensão de saída no pino 2 em relação ao pino 7 e
anotar.
Eletrônica digital
SENAI-SP - INTRANET196
3. Desfazer a ligação da entrada do inversor (pino 1), para liga-lá ao potencial de + 5V
e meça novamente entre os pinos 2 e 7. Anotar o resultado.
4. Ligar a saída de uma das inversoras com a entrada de outra, conforme desenho
abaixo e medir a tensão dos pinos 3 e 4 em relação ao pino 7. Anotar o resultado.
Eletrônica digital
SENAI-SP - INTRANET 197
5. Medir a tensão de saída de uma das portas do CI, estando a entrada em aberto.
Anotar o resultado.
6. Ligar um resistor de 220Ω entre a entrada de uma porta inversora e o terra do
circuito. Medir a tensão do pino 1 e 2 em relação ao terra do circuito. Repetir o
procedimento para um resistor de 15KΩ. Anotar os resultados obtidos.
Eletrônica digital
SENAI-SP - INTRANET198
7. Ligar um capacitor de 1000µF entre a entrada de uma porta inversora e o terra do
circuito. Manter um voltímetro conectado a saída da inversora durante alguns
minutos, para verificar o nível lógico de instante em instante. Iniciar a pesquisa com
o capacitor descarregado. Explicar os resultados obtidos.
8. Montar o circuito conforme o desenho abaixo:
9. Ajustar o potenciômetro de tal forma que a tensão de entrada da porta inversora
(pino 1) seja 0V. Girar o potenciômetro para aumentar a tensão de entrada para
0,8V. Repetir o procedimento para tensões 2 e 5V. Anotar o resultado.
10. Trocar o CI 7404 pelo CI4069 de família CMOS, ajustar a fonte para 10V. Medir a
saída da porta inversora para tensões 0, 2, 8 e 10V. Anotar o resultado.
Eletrônica digital
SENAI-SP - INTRANET 199
Verificar o tempo de
programação de sinais
Este ensaio tem como objetivo conhecer e identificar os níveis lógicos, as tensões
características e o tempo de propagação de sinais de entrada e saída das portas
lógicas TTL e CMOS utilizando os CIs 7404 e 4069.
Procedimentos
1. Implementar o circuito abaixo:
2. Desenhar as duas formas de onda juntas. Anotar o valor da defasagem. existente
entre elas.
Eletrônica digital
SENAI-SP - INTRANET200
3. Trocar o CI 7404 da família TTL pelo CI da família CMOS conforme diagrama a
seguir.
4. Desenhar as duas formas de onda juntas. Anotar o valor da defasagem existente
entre elas.
Eletrônica digital
SENAI-SP - INTRANET 201
Montar multiplexadores e
demultiplexadores
Esse ensaio tem como objetivo montar circuitos multiplexadores e demultiplexadores a
partir de portas lógicas e verificar o funcionamento dos mesmos na transmissão de
dados.
Procedimentos
1. Monte o circuito da figura a seguir, conecte a saída a um LED para verificar seu
funcionamento.
2. Analise o circuito e preencha a verdade.
3. Identifique os seguintes elementos do circuito:
a. Canais de informação de entrada
b. Variáveis de seleção
c. Saída multiplexada
d. Nomenclatura do circuito
Eletrônica digital
SENAI-SP - INTRANET202
4. Monte o circuito da figura a seguir, conecte a saída a um LED para verificar seu
funcionamento.
5. Analise o circuito e preencha a tabela verdade.
6. Identifique os seguintes elementos do circuito:
a. Canais de informação de entrada
b. Variáveis de seleção
c. Saída multiplexada
d. Nomenclatura do circuito
7. Monte o circuito da figura que segue, conecte as saídas a LEDs para verificar seu
funcionamento.
Eletrônica digital
SENAI-SP - INTRANET 203
8. Teste o circuito e preencha a tabela verdade.
9. Identifique os seguintes elementos do circuito:
a. Canais de informação de saída
b. Variável de seleção
c. Entrada de informação
d. Nomenclatura do circuito
10. Monte o circuito da figura a seguir, conecte as saída a LEDs para verificar seu
funcionamento.
11. Teste o circuito e preencha a tabela-verdade
12. Identifique os seguintes elementos do circuito:
a. Canais de informação de saída
b. Variável de seleção
c. Entrada de informação
d. Nomenclatura do circuito
Eletrônica digital
SENAI-SP - INTRANET204
13. Monte o circuito da figura que segue, conecte as saída a LEDs para verificar seu
funcionamento.
14. Teste o circuito e preencha a tabela-verdade.
15. Identifique os seguintes elementos do circuito:
a. Canais de informação de saída
b. Variável de seleção
c. Canais de informação de entrada
d. Nomenclatura do circuito.
Eletrônica digital
SENAI-SP - INTRANET 205
Montar circuitos Flip-flop
Esse ensaio tem como objetivo montar circuitos flip-flop a partir de portas lógicas.
Procedimentos
1. Monte os circuitos dos flip-flops conforme os diagramas a seguir e faça o
levantamentodas tabelas-verdades.
a. RS com portas NOR:
b. RS com portas NSND:
Eletrônica digital
SENAI-SP - INTRANET206
c. RS síncrono com portas NAND:
d. RS síncrono a partir de um bloco RS assíncrono:
e. JK com portas And e NAND, a partir do RS síncrono:
Eletrônica digital
SENAI-SP - INTRANET 207
f. JK mestre-escravo:
g. JK com entradas de Preset (S) e Clear (R):
h. D a partir de JK mestre-escravo:
Eletrônica digital
SENAI-SP - INTRANET208
i. T a partir de JK mestre-escravo:
Eletrônica digital
SENAI-SP - INTRANET 209
Montar registrador
de deslocamento
Esse ensaio tem como objetivo implementar um circuito de um registrador de
deslocamento a partir de flip-flops tipo JK, nas configurações de carga em série e
carga em paralelo e verificar seu funcionamento.
Procedimentos
1. Monte o circuito da figura abaixo.
Eletrônica digital
SENAI-SP - INTRANET210
Observação:
Montar o circuito de clock conforme o esquema da figura abaixo.
2. Mantenha as chave �preset� e �clear� em �Vcc� (nível UM). Limpe o conteúdo dos
flip-flops. Posicione a chave �clear� em GND (nível ZERO), em seguida retorne a
�1�.
3. Entre com um �1� na entrada serial, dê um pulso de clock (chave clock em �0� e
retorna a �1�) e anote os estado das saídas (QA a QD).
4. Mantenha a entrada serial �0�, pulse o clock até que a saída serial (QD) esteja em
�1�. Quantos pulsos de clock foram necessários para que o dado contido na saída
QA fosse deslocado para a saída QD?
5. Desligue o circuito.
Eletrônica digital
SENAI-SP - INTRANET 211
6. Monte o circuito da figura abaixo. Observe que o clock é diferente do item anterior.
7. Mantenha o clock em �1�. Limpe o conteúdo dos flip-flops. Acione preset (�0� e
retorna a �1�). Anote o estado das saídas.
8. Mude o clock para 1Hz.Observe e descreva o funcionamento do circuito.
9. Com base nos itens 6,7 e 8 desenhe o diagrama de formas de onda para QA, QB,
QC e QD, seguindo os sinais apresentados abaixo.
Eletrônica digital
SENAI-SP - INTRANET212
10. Complete o circuito da figura abaixo para que o mesmo funcione como um
registrador de carga serial com deslocamento a esquerda.
11. Qual a saída mais significativa no circuito do item 10? Porquê?
12. Monte o circuito da figura abaixo.
Eletrônica digital
SENAI-SP - INTRANET 213
13. Verifique o funcionamento do circuito segundo o diagrama de formas de onda da
figura abaixo e desenhe as saídas (QA à QO).
Eletrônica digital
SENAI-SP - INTRANET214
Eletrônica digital
SENAI-SP - INTRANET 215
Montar contadores
assíncronos
Esse ensaio tem como objetivo montar circuitos contadores assíncronos a partir de flip-
flop JK.
Procedimentos
1. Monte o circuito do contador BCD 8421 conforme o esquema da figura abaixo e
faça o gráfico dos estados das saídas flip-flops QA, QB, QC e QD.
Eletrônica digital
SENAI-SP - INTRANET216
2. Monte o circuito do contador de década conforme o esquema da figura abaixo e a
tabela da verdade.
3. Monte o circuito contador 0 a n (n = 5, por exemplo) conforme o esquema da figura
abaixo.
Eletrônica digital
SENAI-SP - INTRANET 217
4. Monte o circuito contador BCD 8421 decrescente conforme o esquema da figura
abaixo e o gráfico dos estados das saídas dos flip-flops.
5. Monte o circuito do contador BCD 8421 crescente e decrescente conforme o
esquema da figura abaixo e faça a tabela da verdade.
Observação:
Para forçar as saídas dos flip-flops no estado inicial em �0� (quando Y = 1) ou �1�
(quando Y = 0), basta apenas atuar nas entradas de �preset� (S) ou �clear� (R), dos flip-
flops.
Eletrônica digital
SENAI-SP - INTRANET218
Eletrônica digital
SENAI-SP - INTRANET 219
Montar contadores síncronos
Esse ensaio tem como objetivo montar circuitos contadores síncronos a partir de flip-
flops JK.
Procedimentos
1. Monte o circuito do contador BCD 8421 conforme o esquema da figura abaixo, e
faça o gráfico dos estados das saídas dos flip-flops.
Eletrônica digital
SENAI-SP - INTRANET220
2. Monte o circuito do contador gerador de código Gray conforme o esquema que
segue e faça a tabela da verdade
3. Monte o circuito do contador gerador do código Excesso 3 conforme o esquema da
figura que segue e faça a tabela da verdade.
Eletrônica digital
SENAI-SP - INTRANET 221
4. Monte o circuito do contador de década conforme o esquema da figura abaixo e
faça a tabela da verdade da figura a seguir.
Eletrônica digital
SENAI-SP - INTRANET222
Eletrônica digital
SENAI-SP - INTRANET 223
Montar conversor
digital analógico
Esse ensaio tem como objetivo montar circuitos que convertam sinais digitais em sinais
analógicos e verificar seu funcionamento.
Procedimentos
1. Monte o circuito a seguir. Os terminais + 5Vcc são provenientes da fonte DC
regulável (selecionando através da tecla �2�).
Observação:
Não é necessário o uso de chaves. As chaves indicam que as entradas D, C, B e A
devem ser ligadas aos potenciais 0V (Com2) ou + 5Vcc, dependendo da tabela do item
seguinte, e as ligações (a 0V ou +Vcc) devem ser feitas diretamente na matriz de
contatos.
Eletrônica digital
SENAI-SP - INTRANET224
2. Calcule os valores de Vs para todas as combinações da entrada, alimente as
entradas do circuito conforme a tabela abaixo. Monte uma tabela com os valores de
Vs medidos e calculados, e compare os valores.
D C B A
0 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1
10 1 0 1 0
11 1 0 1 1
12 1 1 0 0
13 1 1 0 1
14 1 1 1 0
15 1 1 1 1
3. Monte o circuito a seguir. Observe que o negativo da primeira fonte (Com2) está
conectado ao GND (Com1) e não ao negativo da segunda fonte.
Observação:
Não é necessário o uso de chaves. As chaves indicam que as entradas D, C, B e A
devem ser ligadas aos potenciais 0V (Com2) ou + 5Vcc, dependendo da tabela do
item, e as ligações (a 0V ou a + 5Vcc) devem ser feitas diretamente na matriz de
contatos.
Eletrônica digital
SENAI-SP - INTRANET 225
4. Calcule os valores de Vs para todas as combinações da entrada, alimente as
entradas do circuito conforme a tabela abaixo. Monte uma tabela com os valores de
Vs medidas e calculados para cada caso, e compare os valores.
D C B A
0 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1
10 1 0 1 0
11 1 0 1 1
12 1 1 0 0
13 1 1 0 1
14 1 1 1 0
15 1 1 1 1
5. Monte o circuito a seguir.
Observação:
Não é necessário o uso de chaves. As chaves indicam que as entradas D, C, B e A
devem ser ligadas aos potenciais 0V (Com1) ou 2,4Vcc, dependendo da tabela do item
seguinte, e as ligações (a 0V ou a 2,4Vcc) devem ser feitas diretamente na matriz de
contatos.
Eletrônica digital
SENAI-SP - INTRANET226
6. Calcule os valores de Vs para todas as combinações da entrada, alimente as
entradas do circuito conforme a tabela abaixo. Monte uma tabela com os valores de
Vs medidos e calculados para cada caso e compare os valores.
D C B A
0 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1
10 1 0 1 0
11 1 0 1 1
12 1 1 0 0
13 1 1 0 1
14 1 1 1 0
15 1 1 1 1
7. Monte o circuito a seguir.
Observação:
Não é necessário o uso de chaves. As chaves indicam que as entradas D, C, B e A
devem ser ligadas aos potenciais 0V (Com 2) ou 3,3Vcc, dependendo da tabela do
item seguinte, e as ligações (a 0V ou a 3,3Vcc) devem ser feitas diretamente na matriz
de contatos.
Eletrônica digital
SENAI-SP - INTRANET 227
8. Calcule os valores de Vs para todas as combinações de entrada, alimente as
entradas do circuito conforme a tabela. Monte uma tabela com valores de Vs
medidos e calculados para cada caso e compare os valores.
D C B A
0 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1
10 1 0 1 0
11 1 0 1 1
12 1 1 0 0
13 1 1 0 1
14 1 1 1 0
15 1 1 1 1
Eletrônica digital
SENAI-SP - INTRANET228
Eletrônica digital
SENAI-SP - INTRANET 229
Referências bibliográficas
SENAI-SP. Eletricista de manutenção Ill - Comandos eletroeletrônicos. Por Regina
Célia Roland Novaes. São Paulo,1994.
Eletrônica digital
SENAI-SP - INTRANET230