APOL 2 LOGICA PROGRAMAVEL (2)-convertido

Prévia do material em texto

Lógica Programável 
APOL 2 NOTA 90 
 
 
 
 
 
 
 
 
 
 
 
 
Questão 1/10 - Lógica Programável 
Sobre o conjunto de instruções do microprocessador VHDL apresentado na Aula Teórica 6. 
A instrução de carga imediata do Acumulador (LDmA,mm) faz o armazenamento no registrador 
Acc do valor que está no endereço de memória apontado por: 
 
A [Pc+1] 
 
B [Pc-1] 
 
C [[Pc+1]] 
 
D [Pg&n] 
 
E [[Pg&n]] 
Questão 2/10 - Lógica Programável 
Sobre o conjunto de instruções do microprocessador VHDL apresentado na Aula Teórica 6. 
A instrução de carga direta do Acumulador (LDdA,n) é executada por meio da leitura do dado 
em hexadecimal 10 apontado por Pc, fazendo o armazenamento no registrador Acc do valor que 
está no endereço de memória apontado por: 
 
A [Pc-1] 
 
B [Pc+1] 
 
C [[Pc+1]] 
 
D [Pg&0] 
 
E [[Pg&0]] 
Sobre geradores de sinais em VHDL: 
I – Um gerador de sinal arbitrário com máquina de estados necessita de 2 processos (PROCESS) 
para sua implementação em código sequencial. 
II – Um gerador de sinal arbitrário sem máquina de estados é implementado em código 
concorrente. 
III – Um monoestável carrega um contador decrescente que mantém a saída em nível alto 
enquanto o contador não chega em zero. 
Está(ão) correta(s) apenas: 
 
A I e II 
 
B I e III 
 
C II e III 
 
D II 
 
E III 
Questão 4/10 - Lógica Programável 
Para a realização de testes em VHDL é possível gerar formas de onda para estimular uma 
entidade. 
Os estímulos de teste são armazenados em um vetor declarado como constante cujos elementos 
são do tipo: 
 
A ARRAY 
 
B VECTOR 
 
C COMPOSITE 
 
D RECORD 
 
E SCALAR 
Questão 5/10 - Lógica Programável 
Os dados armazenados na memória ROM em VHDL são definidos na arquitetura da entidade na 
região de declarações, antes da palavra reservada BEGIN. 
A classe de objetos utilizada para definir o número de endereços e armazenar os dados na 
memória ROM é: 
 
A VARIABLE 
 
B CONSTANT 
 
C GENERIC 
 
D SIGNAL 
 
E FILE 
Questão 6/10 - Lógica Programável 
A memória RAM permite escrita e leitura e sua implementação em VHDL se dá em código 
sequencial. 
Na entidade de uma memória RAM bidirecional o modo que é usado para declarar o seu 
barramento de dados é: 
 
A IN 
 
B OUT 
 
C BIDIR 
 
D INOUT 
 
E BUFFER 
Questão 7/10 - Lógica Programável 
Dado uma unidade lógica e aritmética (ULA) de 3 bits de controle implementada em VHDL, em 
que as 4 primeiras operações são lógicas e as últimas 4 operações são aritméticas, considerando 
uma contagem de 000 a 111 na sua tabela verdade. 
O bit de entrada de controle que define se a operação é lógica ou aritmética é o: 
 
A LSB 
 
B MSB 
 
C USB 
 
D OSB 
 
E ASB 
Questão 8/10 - Lógica Programável 
Os IP cores são blocos de hardware que executam tarefas específicas. 
A tecnologia que possibilita projetar dispositivos FPGA com memória, elementos lógicos e um 
processador IP core em sua arquitetura interna é chamada de: 
 
A SOC 
 
B SOPC 
 
C SO 
 
D ARM 
 
E RISC 
Questão 9/10 - Lógica Programável 
Os arquivos em VHDL permitem a troca de dados entre uma entidade e o mundo exterior. 
Dadas as seguintes sentenças sobre arquivos: 
I – As operações com arquivos não são sintetizáveis. 
II – O arquivo é sempre declarado como um tipo, iniciando com a palavra-chave TYPE. 
III – Um arquivo binário pode ser fechado apenas por meio do procedimento FILE_CLOSE. 
IV – Os arquivos de texto são de execução mais rápida em relação aos arquivos binários. 
Quanto à veracidade dessas sentenças, marque a alternativa correta: 
 
A V, F, V, V 
 
B F, V, V, V 
 
C F, F, V, V 
 
D V, V, F, F 
 
E V, F, F, V 
Questão 10/10 - Lógica Programável 
Sobre circuitos codificadores/decodificadores e multiplexadores em VHDL. 
 
Dadas as seguintes sentenças: 
I – O codificador de prioridade pode ser implementado com construção WHEN ELSE, utilizando 
código concorrente. 
II – O codificador de prioridade pode ser implementado com construção WITH SELECT, 
utilizando código sequencial. 
III – Um multiplexador de 4 entradas com 4 bits cada, considerando o uso do tipo 
BIT_VECTOR, declara cada uma das suas entradas de dados da seguinte forma: IN 
BIT_VECTOR (4 DOWNTO 0). 
IV – Considerando um decodificador BCD para 7 segmentos para um display anodo comum, 
cuja saída é dada na seguinte ordem: hgfedcba. Para mostrar o dígito decimal 4 com o ponto 
decimal, o código binário na saída do decodificador é 00011001. 
Quanto à veracidade dessas sentenças, marque a alternativa correta: 
 
A V, F, V, V 
 
B V, V, F, F 
 
C F, V, V, V 
 
D F, F, V, V 
 
E V, F, F, V