Baixe o app para aproveitar ainda mais
Prévia do material em texto
Questão 1/10 - Lógica Programável A linguagem VHDL permite a implementação de subprogramas. Dadas as seguintes sentenças: I – Os subprogramas compreendem uma região de código sequencial. II – Os subprogramas podem ser chamados tanto em regiões de código concorrente quanto em regiões de código sequencial. III – A função permite retornar um ou mais valores. IV – No procedimento o comando RETURN é obrigatório. Quanto à veracidade dessas sentenças, respectivamente, marque a alternativa correta: Nota: 10.0 A F, V, F, V B V, F, V, V C F, V, V, V D V, F, V, F E V, V, F, F Você acertou! Rota2 – Tema5 Questão 2/10 - Lógica Programável A primeira estrutura básica de um dispositivo de lógica programável possuía tanto o plano AND como o plano OR configuráveis. Esta estrutura é chamada de: Nota: 10.0 A PAL B LAP C PLA Você acertou! Aula 1 - Tema 1 D ALP E LPA Questão 3/10 - Lógica Programável O código VHDL que descreve a operação de um circuito é, a princípio, executado de forma concorrente. Isto significa que em uma região de código concorrente a ordem das linhas não deve interferir no resultado. Existem 3 comandos do VHDL específicos para regiões de código concorrente, são eles: Nota: 10.0 A WHEN, GENERATE, CASE B WHEN, GENERATE, BLOCK Você acertou! Rota2 – Tema3 C WAIT, GENERATE, BLOCK D WHEN, GENERATE, LOOP E WHEN, CASE, BLOCK Questão 4/10 - Lógica Programável Para iniciar um código em VHDL, primeiramente especificam-se as bibliotecas e pacotes, se necessário, e em seguida define-se a entidade de projeto. Com a palavra-chave da linguagem PORT definem-se as portas, cujos 4 modos possíveis são: Nota: 10.0 A IN, OUT, INOUT, USER B IN, OUT, BUFFER, RTL C IN, OUT, INOUT, BUFFER Você acertou! Rota2 – Tema1 D INOUT, OUT, BUFFER, WORK E IN, INOUT, OUT, STD Questão 5/10 - Lógica Programável Nas regiões de código sequencial em VHDL a ordem das linhas é importante para o resultado da funcionalidade implementada. Os comandos sequenciais ficam em 3 regiões de código específicas, que são: Nota: 10.0 A PROCESS, FUNCTION, COMPONENT B PROCESS, PACKAGE, PROCEDURE C PROCESS, FUNCTION, PROCEDURE Você acertou! Rota2 – Tema4 D FUNCTION, PROCEDURE, BLOCK E FUNCTION, PROCESS, MAP Questão 6/10 - Lógica Programável A máquina de estados é um circuito sequencial que transita em uma sequência finita de estados. Dadas as seguintes sentenças sobre máquinas de estados em VHDL: I – A transição de estados é comandada por uma entrada de clock. II – Na máquina de Mealy o valor da saída depende exclusivamente do estado atual. III – Na máquina de Moore o valor de saída é indicado no arco (seta). IV – A implementação se dá em uma estrutura sequencial PROCESS. V – Os sinais de inicialização assíncrona devem estar na lista de sensibilidade do PROCESS. Marque a alternativa que contém apenas as sentenças corretas. Nota: 10.0 A I, II e III, somente. B I, II e IV, somente. C II, III e V, somente. D I, III e V, somente. E I, IV e V, somente. Você acertou! Rota3 – Tema4 Questão 7/10 - Lógica Programável O FPGA modelo EP2C5T144C8N é da família Cyclone II da Altera. Seu kit de desenvolvimento permite a prototipagem e teste de projetos. A sua programação se dá por meio da porta USB do computador, sendo que no kit a conexão utilizada é chamada de: Nota: 10.0 A USB-B B ASP C RS232 D SPI E JTAG Você acertou! Aula 1 - Tema 5 Questão 8/10 - Lógica Programável Na conversão de um algoritmo para uma descrição VHDL é necessário entender quais tipos de circuitos são utilizados, ou seja, as unidades funcionais empregadas. Uma tomada de decisão, por exemplo, é realizada por meio de um circuito: Nota: 10.0 A multiplexador B registrador C comparador Você acertou! Rota3 – Tema5 D subtrator E de seleção Questão 9/10 - Lógica Programável Os dispositivos CPLDs são uma evolução dos SPLDs. A estrutura mais básica de um CPLD corresponde à um elemento PAL (ou GAL) associado a circuitos adicionais em sua saída, incluindo um registrador e multiplexadores. Esta estrutura é chamada de: Nota: 10.0 A Microcélula B Macrocélula Você acertou! Aula 1 - Tema 2 C LUT D LE E PIA Questão 10/10 - Lógica Programável A ferramenta de Software Altera Quartus II é utilizada para o desenvolvimento de projetos de lógica programável. Um dos processos de compilação que já permite simular o projeto é chamado Analysis & Synthesis, também chamado compilação parcial, que compreende as seguintes etapas: Nota: 10.0 A Otimização lógica e montagem B Posicionamento e roteamento C Otimização lógica e mapeamento da tecnologia Você acertou! Aula 1 - Tema 4 D Análise de temporização e otimização lógica E Roteamento e montagem Questão 1/10 - Lógica Programável Sobre a operação do microprocessador VHDL apresentado na Aula Teórica 6. Dadas as seguintes sentenças: I – Algumas instruções são divididas em dois passos, como a instrução LDiA,n. II – O registrador Ir armazena a instrução que foi obtida no ciclo de escrita. III – Na instrução LDiA,n o primeiro passo é ler o dado do endereço formado por Pg&Ir[3..0] e armazenar no registrador Aux. IV – O registrador St é semelhante ao Pc, mas usado para sub-rotinas. Quanto à veracidade dessas sentenças, respectivamente, marque a alternativa correta: Nota: 10.0 A V, F, V, V Você acertou! Rota6 – Tema4 B F, V, V, V C F, F, V, V D V, V, F, F E V, F, F, V Questão 2/10 - Lógica Programável O NIOS II é o processador software core da Altera. O nome do seu barramento interno que interliga todos os seus componentes é: Nota: 10.0 A Altera Switch Fabric B Quartus Switch Fabric C Avalon Switch Fabric Você acertou! Rota6 – Tema2 D Avalon Switch Industry E Altera Switch Industry Questão 3/10 - Lógica Programável Para a realização de testes em VHDL é possível gerar formas de onda para estimular uma entidade. Os estímulos de teste são armazenados em um vetor declarado como constante cujos elementos são do tipo: Nota: 10.0 A ARRAY B VECTOR C COMPOSITE D RECORD Você acertou! Rota5 – Tema5 E SCALAR Questão 4/10 - Lógica Programável A memória RAM permite escrita e leitura e sua implementação em VHDL se dá em código sequencial. Na entidade de uma memória RAM bidirecional o modo que é usado para declarar o seu barramento de dados é: Nota: 10.0 A IN B OUT C BIDIR D INOUT Você acertou! Rota5 – Tema2 E BUFFER Questão 5/10 - Lógica Programável Os IP cores são blocos de hardware que executam tarefas específicas. A tecnologia que possibilita projetar dispositivos FPGA com memória, elementos lógicos e um processador IP core em sua arquitetura interna é chamada de: Nota: 10.0 A SOC B SOPC Você acertou! Rota6 – Tema1 C SO D ARM E RISC Questão 6/10 - Lógica Programável Os arquivos em VHDL permitem a troca de dados entre uma entidade e o mundo exterior. Dadas as seguintes sentenças sobre arquivos: I – As operações com arquivos não são sintetizáveis. II – O arquivo é sempre declarado como um tipo, iniciando com a palavra-chave TYPE. III – Um arquivo binário pode ser fechado apenas por meio do procedimento FILE_CLOSE. IV – Os arquivos de texto são de execução mais rápida em relação aos arquivos binários. Quanto à veracidade dessas sentenças, marque a alternativa correta: Nota: 10.0 A V, F, V, V B F, V, V, V C F, F, V, V D V, V, F, F Você acertou! Rota5 – Tema3 E V, F, F, V Questão 7/10 - Lógica Programável Sobre o conjunto de instruções do microprocessador VHDL apresentado na Aula Teórica 6. A instrução de carga direta do Acumulador (LDdA,n) é executada por meio da leitura do dado em hexadecimal 10 apontado por Pc, fazendo o armazenamento no registrador Acc do valor que está no endereço de memória apontado por: Nota: 0.0 A [Pc-1] B [Pc+1] C [[Pc+1]] D [Pg&0] Rota6– Tema3 E [[Pg&0]] Questão 8/10 - Lógica Programável É possível implementar em VHDL a geração de estímulos para a realização de teste independente da ferramenta de simulação. Para gerar sinais aleatórios como estímulos em região de código sequencial utiliza-se o comando: Nota: 0.0 A UNTIL B WAIT Rota5 – Tema4 C AFTER D FOR E WHEN Questão 9/10 - Lógica Programável Contadores em VHDL podem ser implementados utilizando máquina de estados ou utilizando estrutura IF / ELSE sem máquina de estados, sempre utilizando uma entrada de clock ativo por borda de subida ou descida. No caso do contador utilizando estrutura IF / ELSE sem máquina de estados e que permite carregar um valor inicial de contagem, no que diz respeito ao sincronismo com o sinal de clock, o reset é __________ e a carga de dados é ____________. A opção abaixo que completa corretamente os espaços na ordem em que se apresentam é: Nota: 10.0 A síncrono ; paralela síncrona B assíncrono ; paralela assíncrona C assíncrono ; paralela síncrona Você acertou! Rota4 – Tema3 D síncrono ; serial síncrona E assíncrono ; serial síncrona Questão 10/10 - Lógica Programável Os dados armazenados na memória ROM em VHDL são definidos na arquitetura da entidade na região de declarações, antes da palavra reservada BEGIN. A classe de objetos utilizada para definir o número de endereços e armazenar os dados na memória ROM é: Nota: 10.0 A VARIABLE B CONSTANT Você acertou! Rota5 – Tema1 C GENERIC D SIGNAL E FILE Questão 1/10 - Lógica Programável Contadores em VHDL podem ser implementados utilizando máquina de estados ou utilizando estrutura IF / ELSE sem máquina de estados, sempre utilizando uma entrada de clock ativo por borda de subida ou descida. No caso do contador utilizando estrutura IF / ELSE sem máquina de estados e que permite carregar um valor inicial de contagem, no que diz respeito ao sincronismo com o sinal de clock, o reset é __________ e a carga de dados é ____________. A opção abaixo que completa corretamente os espaços na ordem em que se apresentam é: Nota: 10.0 A síncrono ; paralela síncrona B assíncrono ; paralela assíncrona C assíncrono ; paralela síncrona Você acertou! Rota4 – Tema3 D síncrono ; serial síncrona E assíncrono ; serial síncrona Questão 2/10 - Lógica Programável Sobre circuitos codificadores/decodificadores e multiplexadores em VHDL. Dadas as seguintes sentenças: I – O codificador de prioridade pode ser implementado com construção WHEN ELSE, utilizando código concorrente. II – O codificador de prioridade pode ser implementado com construção WITH SELECT, utilizando código sequencial. III – Um multiplexador de 4 entradas com 4 bits cada, considerando o uso do tipo BIT_VECTOR, declara cada uma das suas entradas de dados da seguinte forma: IN BIT_VECTOR (4 DOWNTO 0). IV – Considerando um decodificador BCD para 7 segmentos para um display anodo comum, cuja saída é dada na seguinte ordem: hgfedcba. Para mostrar o dígito decimal 4 com o ponto decimal, o código binário na saída do decodificador é 00011001. Quanto à veracidade dessas sentenças, marque a alternativa correta: Nota: 10.0 A V, F, V, V B V, V, F, F C F, V, V, V D F, F, V, V E V, F, F, V Você acertou! Rota4 – Tema2 Questão 3/10 - Lógica Programável Dado uma unidade lógica e aritmética (ULA) de 3 bits de controle implementada em VHDL, em que as 4 primeiras operações são lógicas e as últimas 4 operações são aritméticas, considerando uma contagem de 000 a 111 na sua tabela verdade. O bit de entrada de controle que define se a operação é lógica ou aritmética é o: Nota: 10.0 A LSB B MSB Você acertou! Rota4 – Tema1 C USB D OSB E ASB Questão 4/10 - Lógica Programável Os arquivos em VHDL permitem a troca de dados entre uma entidade e o mundo exterior. Dadas as seguintes sentenças sobre arquivos: I – As operações com arquivos não são sintetizáveis. II – O arquivo é sempre declarado como um tipo, iniciando com a palavra-chave TYPE. III – Um arquivo binário pode ser fechado apenas por meio do procedimento FILE_CLOSE. IV – Os arquivos de texto são de execução mais rápida em relação aos arquivos binários. Quanto à veracidade dessas sentenças, marque a alternativa correta: Nota: 10.0 A V, F, V, V B F, V, V, V C F, F, V, V D V, V, F, F Você acertou! Rota5 – Tema3 E V, F, F, V Questão 5/10 - Lógica Programável Sobre geradores de sinais em VHDL: I – Um gerador de sinal arbitrário com máquina de estados necessita de 2 processos (PROCESS) para sua implementação em código sequencial. II – Um gerador de sinal arbitrário sem máquina de estados é implementado em código concorrente. III – Um monoestável carrega um contador decrescente que mantém a saída em nível alto enquanto o contador não chega em zero. Está(ão) correta(s) apenas: Nota: 10.0 A I e II B I e III Você acertou! Rota4 – Tema5 C II e III D II E III Questão 6/10 - Lógica Programável Sobre a operação do microprocessador VHDL apresentado na Aula Teórica 6. Dadas as seguintes sentenças: I – Algumas instruções são divididas em dois passos, como a instrução LDiA,n. II – O registrador Ir armazena a instrução que foi obtida no ciclo de escrita. III – Na instrução LDiA,n o primeiro passo é ler o dado do endereço formado por Pg&Ir[3..0] e armazenar no registrador Aux. IV – O registrador St é semelhante ao Pc, mas usado para sub-rotinas. Quanto à veracidade dessas sentenças, respectivamente, marque a alternativa correta: Nota: 10.0 A V, F, V, V Você acertou! Rota6 – Tema4 B F, V, V, V C F, F, V, V D V, V, F, F E V, F, F, V Questão 7/10 - Lógica Programável Para a realização de testes em VHDL é possível gerar formas de onda para estimular uma entidade. Os estímulos de teste são armazenados em um vetor declarado como constante cujos elementos são do tipo: Nota: 10.0 A ARRAY B VECTOR C COMPOSITE D RECORD Você acertou! Rota5 – Tema5 E SCALAR Questão 8/10 - Lógica Programável A memória RAM permite escrita e leitura e sua implementação em VHDL se dá em código sequencial. Na entidade de uma memória RAM bidirecional o modo que é usado para declarar o seu barramento de dados é: Nota: 10.0 A IN B OUT C BIDIR D INOUT Você acertou! Rota5 – Tema2 E BUFFER Questão 9/10 - Lógica Programável O NIOS II é o processador software core da Altera. O nome do seu barramento interno que interliga todos os seus componentes é: Nota: 10.0 A Altera Switch Fabric B Quartus Switch Fabric C Avalon Switch Fabric Você acertou! Rota6 – Tema2 D Avalon Switch Industry E Altera Switch Industry Questão 10/10 - Lógica Programável Sobre o conjunto de instruções do microprocessador VHDL apresentado na Aula Teórica 6. A instrução de carga direta do Acumulador (LDdA,n) é executada por meio da leitura do dado em hexadecimal 10 apontado por Pc, fazendo o armazenamento no registrador Acc do valor que está no endereço de memória apontado por: Nota: 10.0 A [Pc-1] B [Pc+1] C [[Pc+1]] D [Pg&0] Você acertou! Rota6 – Tema3 E [[Pg&0]]
Compartilhar